### PATENT ABSTRACTS OF JAPAN

(11) Publication number: 11041241 A

(43) Date of publication of application: 12 . 02 . 99

(51) Int. CI

H04L 12/28 H04Q 3/00

(21) Application number: 09193413

(21) Application number. 09193413

(22) Date of filing: 18 . 07 . 97

(71) Applicant:

HITACHI LTD

(72) Inventor:

MITSUNAGA DAIJI

TERADA YUJI


MATSUHASHI SATOSHI

# (54) ATM SWITCH AND CELL OUTPUT PRIORITY CONTROL METHOD THEREFOR

#### (57) Abstract:

PROBLEM TO BE SOLVED: To efficiently perform the priority control of output cells at an ATM switch and further to guarantee the output bands of respective classes.

SOLUTION: The cells are held in a cell buffer 2 in the order of input for each output port and each class. A priority control register 13 holds plural kinds of priority for the respective classes. As for the class having the cell to be held in the cell buffer 2 and high in priority, a priority change/cell read control circuit 6 outputs the first inputted cell from the output port according to the selected priority of the priority control register 13. An output queue counter/round robin table control part 12 counts the output cells in each cycle for each class of the port and when the count value gets equal with a set value, the switching of the round robin table 15 is controlled so as to select the priority, which does not include the class of the output port, from the priority control register.



(19)日本国特許庁(JP)

## (12)公開特許公報 (A)

(11)特許出願公開番号

### 特開平11-41241

(43)公開日 平成11年(1999)2月12日


(51) Int. C1. 6	識別記号		FI		•		
H 0 4 L	12/28		H04L	11/20	Н ·		
H04Q	3/00		H04Q	3/00			
		· :	H 0 4 L	11/20	G	•	
	審査請求 未請求	請求項の数 9	o L		(全34頁)		
(21)出願番号	特願平9-193413		(71)出願人	000005108 株式会社日1	<b>立制 佐</b> 証		
(22)出願日	平成9年(1997)7月	18日	(72) 発明者	東京都千代田区神田駿河台四丁目6番地滿永 大司			
		, .	(72) 発明者	式会社日立	浜市戸塚区戸塚町216番地 製作所情報通信事業部内	株	
	•		(12))(9)	神奈川県横	浜市戸塚区戸塚町216番地 製作所情報通信事業部内	株	
			(72) 発明者	神奈川県横	浜市戸塚区戸塚町216番地 製作所情報通信事業部内	株	
			(74)代理人		田和子		

### (54) 【発明の名称】ATMスイッチ及びそのセル出力優先制御方法

#### (57)【要約】

【課題】ATMスイッチにおいて、効率的に出力セルの 優先制御を行い、さらに、各クラスの出力帯域を保証す る。

【解決手段】出力ポート毎であって、クラス毎に、入力した順にセルをセルバッファ2に保持させる。優先順位制御レジスタ13は、各クラスの優先順位を複数種保持する。優先順位変更/セル読み込み制御回路6は、選択された優先順位制御レジスタ13の優先順位に従い、て優先順位のより高いクラスについて、最先に入力したセルを、出力ポートから出力させる。出力キューカウンタグラウンドロビンテーブル制御部12が、出力セルを各ポートのクラス毎に、各周期ごとに計数し、設定値と等しくなったときに、当該出力ポートの当該クラスを含まない優先順位を、優先順位制御レジスタから選択するようにラウンドロビンテーブル15の切り替えを制御する。



#### 【特許請求の範囲】

【請求項1】セルを入力し、予め定められた、当該入力 したセルに付加されているサービスの種類を示すクラス に従い、宛先に対応する出力ポートからセルを出力する ATMスイッチであって、

前記出力ポート毎であって、前記クラス毎に、前記入力 した順にセルを保持するセル保持手段と、

前記出力ポート毎であって、前記クラス毎に、前記セル 保持手段に保持されるセルがあるかないかを管理する管 理手段と、

前記クラスの複数種の優先順位を保持する優先順位保持 手段と、前記優先順位保持手段からいずれか1つの優先 順位を選択する選択手段と、前記出力ポート毎に、前記 選択手段により選択された優先順位において、より高い クラスであって、前記管理手段において前記セル保持 段に保持されているセルがあると管理されているクラス について、最先に入力した、前記セル保持手段に保持 れているセルを、当該ポートから出力させる読みと時 間毎に、当該選択する種類を切り替え、また、前記出力 ポート毎の各クラスのセルの出力帯域を監視し、 の当該クラスを含まない優先順位を、前記優先順位保持 手段から選択することを特徴とするATMスイッチ。

【請求項2】請求項1において、前記選択手段は、前記 あらかじめ定めた時間毎に、前記選択する種類を切り替 えるために、当該優先順位の種類の切替の順序を示すパ ターンを複数種類さらに備え、前記監視した出力帯域 が、前記出力ポートの当該クラスの出力帯域の設定値と なったときに、当該出力ポートの当該クラスを含まない パターンにしたがって、前記優先順位を、前記優先順位 保持手段から選択することを特徴とするATMスイッ チ。

【請求項3】請求項1において、前記選択手段は、前記出力ポート毎の各クラスの、あらかじめ定めた時間における出力されたセル数を計数することにより、前記出力帯域の監視を行なうことを特徴とするATMスイッチ。

【請求項4】請求項1において、前記出力ポートごとの各クラスにおいて、前記優先順位保持手段の優先順位より優先する、前記出力ポートごとの少なくとも1つのクラスの優先順位を保持する完全優先順位保持手段をさらに有し、前記読み込み制御手段は、前記完全優先順位保持手段に保持されているクラスの優先順位を、前記選択された優先順位保持手段の優先順位より優先させて、前記セルを出力させることを特徴とするATMスイッチ。

【請求項5】請求項1において、前記出力ポート毎に、前記出力帯域が設定値未満のクラスのセルが前記セル保持手段に保持されていないときに、前記出力帯域が設定値となっているクラスのセルが前記セル保持手段に保持

されている場合に、当該クラスのセルの出力を許可する 指示手段をさらに備え、前記読み込み制御手段は、前記 出力帯域が設定値未満のクラスのセルが前記セル保持手 段に保持されていないときに、前記出力帯域が設定値と なっているクラスが、前記指示手段に許可されているク ラスであって、当該クラスのセルが前記セル保持手段に 保持されている場合には、当該クラスのセルを出力する ことを特徴とするATMスイッチ。

【請求項6】請求項1において、外部から前記優先順位 10 を受け付け、前記優先順位保持手段に受け付けた優先順 位を保持させる優先順位指示手段をさらに備えることを 特徴とするATMスイッチ。

【請求項7】セルを入力し、予め定められた、当該入力 したセルに付加されているサービスの種類を示すクラス に従い、宛先に対応する出力ポートからセルを出力する ATMスイッチであって、

前記出力ポート毎であって、前記クラス毎に、前記入力した順にセルを保持するセル保持手段と、

前記出力ポート毎であって、前記クラス毎に、前記セル 20 保持手段に保持されるセルがあるかないかを管理する管 理手段と、

前記クラスの複数種の優先順位を保持する優先順位保持 手段と、前記優先順位保持手段からいずれか1つの優先 順位を選択し、また、あらかじめ定めた時間毎に、当該 選択する種類を切り替える選択手段と、

前記出力ポートごとの各クラスにおいて、前記優先順位 保持手段の優先順位より優先する、前記出力ポートごと の少なくとも1つのクラスの優先順位を保持する完全優 先順位保持手段と、前記出力ポート毎に、前記完全優先 順位保持手段に保持されているクラスの優先順位がある 場合に、当該優先順位を、前記選択された優先順位において、 より高いクラスであって、前記管理手段において前記セ ル保持手段に保持されているセルがあると管理されてい るクラスについて、最先に入力した、前記セル保持手段 に保持されているセルを、当該ポートから出力させる読 み込み制御手段とを有することを特徴とするATMスイ ッチ。

【請求項8】複数の入力ポートと、

40 複数の出力ポートと、

30

前記複数の入力ポートから入力されたセルに付加されている宛先に対応する出力ポートと、当該セルに付加されているサービスの種類を示すクラスとを識別する識別回路と、

入力されたセルを保持するセルバッファと、

入力されたセルを、前記出力ポート毎であって、前記クラス毎に、入力された順に前記セルバッファに保持させるために、当該セルバッファの書き込みアドレスを指示する書き込み制御回路と、

50 前記出力ポート毎に、前記優先順位のより高いクラスで

あって、前記セルバッファに保持されているセルがある とクラスについて、最先に入力した、前記セルバッファ に保持されているセルを、当該ポートから出力させるた めに、読み出しアドレスを指示する読み込み制御回路 と

前記書き込みアドレスと前記読み出しアドレスとを、前 記出力ポート毎であって、前記クラス毎に保持する管理 テーブルと、

前記クラスの複数種の優先順位を保持する優先順位制御 レジスタと、前記優先順位制御レジスタからいずれか1 つの優先順位を選択する選択回路とを有し、

前記選択回路は、あらかじめ定めた時間毎に、当該選択する種類を切り替え、また、前記出力ポート毎の各クラスのセルの出力帯域を監視し、当該監視した出力帯域が、当該出力ポートの当該クラスの出力帯域の設定値となったときに、当該出力ポートの当該クラスを含まない優先順位を、前記優先順位制御レジスタから選択することをことを特徴とするATMスイッチ。

【請求項9】セルを入力し、予め定められた、当該入力したセルに付加されているサービスの種類を示すクラスに従い、宛先に対応する出力ポートからセルを出力するATMスイッチにおけるセル出力優先制御方法であって、

前記出力ポート毎であって、前記クラス毎に、前記入力した順にセルを保持し、

前記出力ポート毎であって、前記クラス毎に、前記保持 するセルがあるかないかを管理し、

前記クラスの複数種の優先順位をレジスタに保持させ、前記出力ポート毎の各クラスのセルの出力帯域を監視し、当該監視した出力帯域が、当該出力ポートの当該クラスの出力帯域の設定値となったときに、当該出力ポートの当該クラスを含まない優先順位の1つを、前記レジスタから選択し、あらかじめ定めた時間毎に、当該選択する種類を切り替え、前記出力ポート毎に、前記選択された優先順位において、より高いクラスであって、前記保持されているセルがあると管理されているクラスについて、最先に入力した、前記保持されているセルを、当該ポートから出力させることを特徴とするセル出力優先制御方法。

#### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は、ATMスイッチにおいて、スイッチから出力されるセルに優先順位を付けて出力制御を行う方法に関する。

#### [0002]

【従来の技術】従来のATMスイッチにおけるセルの出 力優先制御方式について、図16を参照して説明する。 【0003】図16において、ATMスイッチは、セル を多重するセル多重部100と、セルを保持するセルバ ッファ101と、セルを出力ポート毎に分離するセル分 50 ドレスを指示する。次のポートについても同様に処理し

4

離部102と、セルのルーティング先及び予め定められ た優先順位を示すクラスを識別するルーティング先/優 先クラス識別回路103と、セルバッファ101への書 き込みを制御するセル書き込み制御回路104と、セル バッファ101からの読み出しを制御するセル読み込み 制御回路105と、セルバッファへの書き込みアドレス と読み出しアドレスとを管理する管理テーブル106と を備える。このATMスイッチは、N本の入力ポートか ら入力されるセルをN本の出力ポートに出力する出力バ 10 ッファ型のスイッチシステムである。また、クラスは、 予め優先順位が定められており、優先順位がより高いク ラスのセルについて、優先的に出力させ、下位のクラス のセルを出力させる場合には、そのクラスより上位のク ラスのセルを保持していない場合に、そのクラスのセル を出力させる完全優先制御方式により制御を行ってい る。

【0004】セルバッファ101は、出力ポート毎にクラス分に領域分けされ、入力された順にセルを保持し、より先に入力された順に出力するFIFOバッファの構20 成を取る。また、管理テーブル106は、出力ポート毎に、出力優先のクラス分けの数分(図16に示す例では、AからDの4クラス分)領域を持ち、その各々の領域に、セルバッファへのセルの書き込みアドレスと読み出しアドレスとを保持する。セルバッファ101のアドレスは、セル書き込み制御回路104とセル読み込み制御回路105とで管理される。

【0005】セルの書き込み動作としては、入力ポートに入力されたセルは、ルーティング先/優先クラス識別回路103にて、出力ポートと優先クラスとが識別される。その後、セル書き込み制御回路104は、管理テーブル106を参照し、識別された該当ポートの該当クラス領域よりセルバッファ101への書き込みアドレスを得て、書き込みアドレスを指示し、セルバッファ101へセルを書き込む。また、セル書き込み制御回路104は、管理テーブルの書き込みアドレス値を+1(加算)することにより、管理テーブルに次の書き込みアドレスを指示する。以上の動作をセル書き込みタイミング毎に繰り返すことでセルバッファ101への書き込み動作を行う。

40 【0006】次に、セル読み込み制御回路105がセルを読み出す場合には、各ポート毎に、管理テーブルを参照し、全てのクラスについて、書き込みアドレスと読み出しアドレスとの差からセルバッファ101に保持するセル数を各クラス毎に求め、保持するセルがある、優先順位が一番高いクラスの読み出しアドレスを指示することにより、より先に入力されたセルを読み出す。セル読み込み制御回路105は、読み出し時に、管理テーブルの該当ポート、該当クラスの読み出しアドレスを+1(加算)する事により、管理テーブルに次の読み出しアドレスをキョ

ていく。以上のように処理することにより、優先順位に 従ってセルを出力している。

#### [0007]

【発明が解決しようとする課題】上記従来技術による出 カセルの優先制御の実現方法では、セルバッファ101 の読み出し時に、管理テーブルの全てのクラスの領域に アクセスして、書き込みアドレスと読み出しアドレスと を読み出す必要があり、また、書き込みアドレスと読み 出しアドレスとの差からセルバッファ101に保持する セル数を各クラス毎に求める必要がある。このため、管 理テーブルへのアクセス頻度が高くなり、処理時間の関 係からクラス分けの数に限界が生じる。

【0008】また、優先制御方式が完全優先制御であ り、かつ、優先順位はある一つのパターンに固定されて いるため、セルバッファ101の読み出し時に優先順位 の高いクラスばかりが出力される可能性がある。また、 各クラスの出力帯域を、固定帯域に設定することができ ない。このため、希望する帯域を超えてセルが出力され てしまう恐れがある。

【0009】本発明の目的は、効率的に出力セルの優先 制御を行うことができ、また、クラス分け(優先順位) の数が増えた場合にも、処理時間が増大しないATMス イッチ及びそのセル出力優先制御方法を提供することを

【0010】また、本発明の他の目的は、出力ポート毎 に各クラスの出力帯域を設定でき、かつ、出力帯域の保 証が可能なATMスイッチ及びそのセル出力優先制御方 法を提供することにある。

#### [0011]

【課題を解決するための手段】本発明では、セルを入力 し、予め定められた、当該入力したセルに付加されてい るサービスの種類を示すクラスに従い、宛先に対応する 出力ポートからセルを出力するATMスイッチであっ て、前記出力ポート毎であって、前記クラス毎に、前記 入力した順にセルを保持するセル保持手段と、前記出力 ポート毎であって、前記クラス毎に、前記セル保持手段 に保持されるセルがあるかないかを管理する管理手段 と、前記クラスの複数種の優先順位を保持する優先順位 保持手段と、前記優先順位保持手段からいずれか1つの 優先順位を選択する選択手段と、前記出力ポート毎に、 前記選択手段により選択された優先順位において、より 高いクラスであって、前記管理手段において前記セル保 持手段に保持されているセルがあると管理されているク ラスについて、最先に入力した、前記セル保持手段に保 持されているセルを、当該ポートから出力させる読み込 み制御手段とを有し、前記選択手段は、あらかじめ定め た時間毎に、当該選択する種類を切り替え、また、前記 出力ポート毎の各クラスのセルの出力帯域を監視し、当 該監視した出力帯域が、当該出力ポートの当該クラスの 出力帯域の設定値となったときに、当該出力ポートにつ いての当該クラスを含まない優先順位を、前記優先順位 保持手段から選択する。

【0012】より具体的には、複数の入力ポートと、複 数の出力ポートと、前記複数の入力ポートから入力され たセルに付加されている宛先に対応する出力ポートと、 当該セルに付加されているサービスの種類を示すクラス とを識別する識別回路と、入力されたセルを保持するセ ルバッファと、入力されたセルを、前記出力ポート毎で あって、前記クラス毎に、入力された順に前記セルバッ 10 ファに保持させるために、当該セルバッファの書き込み アドレスを指示する書き込み制御回路と、前記出力ポー ト毎に、前記優先順位のより高いクラスであって、前記 セルバッファに保持されているセルがあるとクラスにつ いて、最先に入力した、前記セルバッファに保持されて いるセルを、当該ポートから出力させるために、読み出 しアドレスを指示する読み込み制御回路と、前記書き込 みアドレスと前記読み出しアドレスとを、前記出力ポー ト毎であって、前記クラス毎に保持する管理テーブル と、前記クラスの複数種の優先順位を保持する優先順位 制御レジスタと、前記優先順位制御レジスタからいずれ か1つの優先順位を選択する選択回路とを有し、前記選 択回路は、あらかじめ定めた時間毎に、当該選択する種 類を切り替え、また、前記出力ポート毎の各クラスのセ ルの出力帯域を監視し、当該監視した出力帯域が、当該 出力ポートの当該クラスの出力帯域の設定値となったと きに、当該出力ポートの当該クラスを含まない優先順位 を、前記優先順位制御レジスタから選択することができ る。

【0013】本発明によれば、複数のサービス(品質) 30 クラス毎に分けられたセルバッファ内のセルを優先順位 の高いものから効率的に読み出すことができる。セル読 み出し処理時、読み出すべきクラスを簡単に認識するこ とができ、また、セルの読み出しアドレスを格納した管 理テーブルへのアクセスは、出力するクラスに対応する 領域のみで済むので、クラス分けの数が増えても処理時 間に影響を与えることがない。

【0014】また、本発明によれば、前記出力ポート毎 の各クラスのセルの出力帯域を監視し、当該監視した出 力帯域が、当該出力ポートの当該クラスの出力帯域の設 定値となったときに、当該出力ポートの当該クラスを含 40 まない優先順位を、前記優先順位保持手段から選択する ため、出力帯域を保証することができる。また、選択す る優先順位の種類を切り替えるあらかじめ定めた時間 を、設定することにより帯域分割を実現することがで き、一つのクラスばかりが出力されることを避けられ

#### [0015]

50

【発明の実施の形態】本発明の第1の実施の形態を図1 1を参照して説明する。

【0016】図11において、ATMスイッチは、セル

を多重するセル多重部1と、セルを保持するセルバッフ ァ2と、セルを出力ポート毎に分離するセル分離部3 と、セルのルーティング先及び優先クラスを識別するル ーティング先/優先クラス識別回路4と、セルバッファ 2への書き込みを制御するセル書き込み制御回路5と、 セルバッファ2からの読み出しを制御するセル読み込み 制御回路90と、出力の優先順位を保持する優先順位制 御レジスタ92 (a) ~ (d) の4つと、ラウンドロビ ンテーブル91と、4つの優先順位制御レジスタの中で どの優先順位制御レジスタを利用するか選択する優先順 位制御レジスタ選択部93と、出力ポート毎であって、 各クラス毎にセルバッファ2に保持されるセルがあるか ないかをフラグ (以下、キューフラグという) により示 すポート管理テーブル8と、セルバッファ2の書き込み アドレスと読み出しアドレスとを出力ポート毎であっ て、各クラス毎に保持するキュー管理テーブル9とを備 える。本発明の実施の形態におけるATMスイッチは、 N本の入力ポートから入力されるセルをN本の出力ポー トに出力する出力バッファ型のスイッチシステムであ る。クラスは、優先順位制御レジスタによって優先順位 (本実施の形態において、優先順位列を単に優先順位と いう)が定められ、優先順位がより高いクラスのセルに ついて、優先的に出力させ、下位のクラスのセルを出力 させる場合には、そのクラスより上位のクラスのセルを 保持していない場合にそのクラスのセルを出力させる完 全優先制御方式により制御を行っている。さらに、 ラウ ンドロビンテーブルによって、複数種類ある優先順位制 御レジスタのうち利用する優先順位制御レジスタを定期 的に巡回させることで、完全優先制御によるセル出力ク

【0017】本実施の形態では、品質クラスの数をクラスAからクラスDまでの4つとした場合を例にする。図2に、ポート管理テーブル8の構成を示す。

ラスの偏りをなくし、帯域分割を実現する。

【0018】ポート管理テーブル8は、図2に示すように、4つのクラスに分けられたセルのキュー(待ち状態)があるかないかを示すキューフラグの情報を、出力ポート毎に、各クラス1ビットずつ記憶する。このため、テーブル全体の容量は4ビット×n(ポート数)ビットの容量を備える。キューフラグは、セルバッファ2に保持されるセルがある時(キュー有りの時)に1がセットされ、セルバッファ2に保持されるセルが無い時(キュー無しの時)にはリセットされて0を示す。

【0019】また、キュー管理テーブル9は、図11に示すように、各ポートごとに、各クラス(クラスA~クラスD)分の領域を備え、各ポートごとの各クラスのセルバッファ2のセルの書き込み位置情報(書き込みアドレス)と、書き込みアドレス値から読み出しアドレス値を減算した値であるキュー値(セルバッファ2に保持されるセル数)とが格納される。テーブル全体の容量は4(クラス数)

ビット×n(ポート数)ビット×(セル書き込みアドレスのビット数+読み出しアドレスのビット数+キュー値のビット数)を備える。

【0020】また、セルバッファ2は、出力ポート毎に クラス分に領域分けされ、入力された順に保持し、より 先に入力された順に出力するFIFOバッファの構成を 取る。セルバッファ2のアドレスは、セル書き込み制御 回路5とセル読み込み制御回路90とで管理され、出力 ポート毎であってクラス毎にFIFOバッファを持つよ うにアドレス値が示され、本実施の形態においてアドレ スは、シーケンシャルな番号であるものとし、アドレス

【0021】ルーティング先/優先クラス識別回路4は、セルに付加されているセルベッダ情報を解析し、セルヘッダ情報に含まれる宛先に対応する出力ポートと出力の優先順位を示すクラスとを識別する。

1から順番に保持するものとする。

【0022】セル書き込み制御回路5は、前記入力されたセルについて、ルーティング先/優先クラス識別回路4で識別された、セルの出力ポートとクラスとに従って、キュー管理テーブル9を参照することにより入力された順にセルバッファ2の書き込みアドレスを指示して当該入力されたセルをセルバッファ2に保持させる。また、セル書き込み制御回路5は、書き込んだセルの出力ポートの該当クラスのポート管理テーブル8のキューフラグをセットし、また、書き込んだセルの出力ポートの該当クラスのキュー管理テーブル9の、書き込みアドレスを+1 (加算)することにより、つぎの書き込みアドレスを示すように指示する。さらに、書き込んだセルの出力ポートの該当クラスのキュー管理テーブル9の、キュー値を+1 (加算)する。

【0023】優先順位制御レジスタ92は、各クラスの優先順位を保持する。例えば、クラスとして、A、B、C及びDがある場合に、優先順位としては、高いものからA、B、C、Dとするように保持しておく。優先順位制御レジスタ92は、書替えが可能であり、指示部94からクラスの優先順位を指示し、優先順位制御レジスタ92に優先順位を保持させることができる。

【0024】優先順位制御レジスタ選択部93は、4つの優先順位制御レジスタ(a)~(d)のうちいずれか40 一つを選択する選択部である。ラウンドロビンテーブル91は、優先順位制御レジスタ選択部93が優先順位制御レジスタ(a)~(d)のうちどれを選択するかの選択信号を生成する選択信号生成部である。ラウンドロビンテーブル15の(a)~(d)は、各々優先順位制御レジスタ(a)~(d)を示し、(a)→(b)→(c)→(d)・・・→(a)→(b)・・と定期的に選択信号を出力する。セル読み込み制御回路90は、セ

選択信号を出力する。セル読み込み制御回路90は、セルバッファ読み出し処理時に、優先順位制御レジスタを参照し、その優先順位に従い、セルを読み出す構成をとっている。優先順位制御レジスタの優先順位が、ある1

50

10

つのパターンに固定されていると、読み出し要求毎に優先順位の高いクラスのセルばかりが出力される可能性があるが、これに対して、第1の実施の形態では、セル読み込み制御回路90が検索する優先順位制御レジスタを巡回させることができる。この場合、選択信号(a)、(b)、(c)、(d)のいずれかによって4つの優先順位制御レジスタ(a)~(d)のいずれかを利用することができる。

【0025】例えば、ある読み出しタイミングにおい て、ラウンドロビンテーブル91の値が"(a)"であ った場合は、セル読み込み制御回路90が検索する優先 順位制御レジスタは優先順位制御レジスタ (a) であ り、読み出しセルの優先順位はクラスA、クラスB、ク ラスC、クラスDの順番となる。また、別の読み出しタ イミング時に、ラウンドロビンテーブル91の値が "(C)"であった場合は、セル読み込み制御回路90 が検索する優先順位制御レジスタは優先順位制御レジス タ(C)であり、読み出しセルの優先順位はクラスC、 クラスD、クラスA、クラスBの順番となる。これによ り、優先順位の高いクラスのセルに偏って読み出される ことを回避し、各クラスに出力の機会を与えることがで き、帯域分けが可能となる。ラウンドロビンテーブル は、例えば、全ポートで各1セル出力毎に変更すること ができる。

【0026】セル読み込み制御回路90は、出力ポート ごとに、優先順位制御レジスタ選択部93によって選択 されている、優先順位制御レジスタ92が保持する優先 順位の高いクラスから順番に、ポート管理テーブル8の キューフラグを参照し、セルバッファ2に保持されるセ ルがあると示されているキューフラグに対応するクラス のより先に入力されたセルを、キュー管理テーブル9を 参照し、読み出しアドレスを指示して当該出力ポートか ら出力させる。また、キュー管理テーブル9が保持する 読み出しアドレスを、当該出力させたセルのつぎに入力 されたセルの読み出しアドレスを示すように、読み出し アドレスを+1 (加算) する。さらに、当該出力させた 出力ポートのクラスの、キュー管理テーブル9のキュー 値を-1 (減算)し、キュー値が0のとき、すなわち、 セルバッファ2に保持されるセルがない場合に、当該出 力させた出力ポートのクラスのポート管理テーブル8の キューフラグをリセットする。

【0027】つぎに、図11を参照してセルバッファ2への書き込みと読み出しとの動作を説明する。

【0028】図11において、各入力ポートから入力されるセルは、セル多重部1でセル単位に多重された後、ルーティング先/優先クラス識別回路4でセルに付加されているセルヘッダ情報が解析される。セルヘッダ情報には、出力先ポートの識別情報とセルのクラスの識別情報とが含まれている。ルーティング先/優先クラス識別回路4は、セルヘッダ情報に含まれるセルの出力ポート

を認識すると共に、入力されたセルの出力の優先順位を 示すクラスを識別し、セル書込み制御回路 5 に識別結果 を出力する。

【0029】ルーティング先/優先クラス識別回路4にて、出力ポートと優先クラスとが識別された後、セル書き込み制御回路5は、ポート管理テーブルの該当ポート、該当クラス領域にキューフラグをセットし(論理値"1"にし)、キュー管理テーブル9の該当ポートの該当カラス領域を参照し、セルバッファ2への書き込みアドレスを指示する事により、セルバッファ2へセルの情報を書き込む。また、セル書き込み制御回路5は、書き込んだセルの出力ポートの該当クラスのキュー管理テーブル9の、書き込みアドレスを示すように指示する。さらに、書き込んだセルの出力ポートの該当クラスのキュー管理テーブル9の、キュー値を+1 (加算)する。

【0030】以上の動作を、セル書き込みタイミング毎に繰り返すことでセルバッファ2への書き込み動作を行う。

【0031】セルを読み出す場合には、セルバッファ2 からセルを読み出すタイミングは、ポート1からポート Nまでそれぞれ定期的に到来する。まず、セル読み込み 制御回路90は、ポート管理テーブル8を検索し、所定 のポートのクラスA~クラスDまでの各々のキューフラ グを認識する。次に、クラスA~クラスDまでの優先順 位を予め設定してある優先順位制御レジスタ92を検索 し、セルの読み出し優先順位を認識する。次に、セル読 み込み制御回路90は、優先順位に従って、ポート管理 30 テーブルの該当出力ポートの該当クラスのキューが論理 "1"のクラスについて、キュー管理テーブル9から読 み出しアドレスを得て、この読み出しアドレスを指示す ることによりセルバッファ2からセルの情報を読み出 す。また、キュー管理テーブル9が保持する読み出しア ドレスを、当該出力させたセルのつぎに入力されたセル の読み出しアドレスを示すように、読み出しアドレスを +1 (加算) する。さらに、当該出力させた出力ポート のクラスの、キュー管理テーブル9のキュー値を-1

(減算) し、減算後のキュー値が0のとき、当該出力さ40 せた出力ポートのクラスのポート管理テーブル8のキューフラグをリセットする。

【0032】このようにして、セル読み込み制御回路90は、キューフラグが"1"であるクラスについて、優先クラス順に、キュー管理テーブル9より、セル読み出しアドレスを得て、このセルの格納されているセルバッファ2内の読み出しアドレスを順次指示し、セルバッファ2からセルを読み出す。セル分離部3では、セルバッファメモリから読み出されたセルを各出力ポート毎に分離する。

【0033】読み出し動作は、あるポートにおいて、あ

るクラスのセルを1つ出力したら次のポートの処理へ移り同様な処理を行い、ポート1からポートNまでの処理が繰り返し行われる。

【0034】つぎに、セル読み込み制御回路90における詳細な動作を図12~図15を参照して説明する。図13に、セル読み込み制御回路90におけるセルバッファ読み出しフローを示す。また、図12に、ポート管理テーブルのキューフラグの例を示す。図12(a)に示すように、出力ポート1の各クラスのキューフラグを、クラスAは"1"、クラスBは"0"、クラスCは"0"、クラスDは"1"とし、また、ラウンドロビンテーブル91の値が"(a)"、つまり、優先順位制御レジスタ選択部93が選択する優先順位制御レジスタが(a)であり、優先順位制御レジスタ(a)に設定されている優先順位情報を、クラスA、B、C、Dの順番(クラスAが優先順位が一番高く、クラスDが優先順位が一番低い)とした場合について、図13を用いて説明する。

【0035】図13において、まずセル読み込み制御回 路は、ポート管理テーブル8のポート1の領域を検索し  $(\lambda \tau y \tau 40)$ , A=1, B=0, C=0, D=10情報を認識する (ステップ41)。次に、セル読み込み 制御回路は、優先順位制御レジスタ92(a)を検索 し、各クラスの優先順位が、クラスA、B、C、Dの順 番であることを認識する (ステップ42)。ステップ4 1および42によって、以降のクラス単位の処理の順番 が決まり、図13に示すように、この場合、クラスAか ら、実際のセルバッファ2からの読み出し動作を行う (ステップ45)。この例において、クラスAは、既に キューフラグが"1"であるので、キューフラグ状態判 定 (ステップ95) において、判定後分岐47へ移り、 キュー管理テーブル9のポート1のクラスAの領域を参 照することによりセルバッファ2の読み出しアドレスを 得て、セルバッファ2の読み出しタイミングで、読み出 しアドレスを指示することによりセルバッファ2からセ ルの情報を出力させる。つぎに、セル読み込み制御回路 90は、クラスAのセルバッファ2の読み出しアドレス を1加算することにより、つぎの読み出しアドレスとす る (ステップ48)。また、ポート管理テーブル内のキ ュー値は、書き込みアドレスから読み出しアドレスを減 算したものがキュー値であるため、セル読み込み制御回 路90はポート1のクラスAのキュー値を-1(減算) する (ステップ49)。次に、セル読み込み制御回路9 0は、キュー値が0であるか、またはそれ以外であるか を判断し(ステップ50)、"0"であれば出力すべき セルが無いと判断し、ポート管理テーブル8のポート1 のクラスA領域のキューフラグを"0"にする(ステッ プ51)。"0"以外であった場合は、キューフラグ が、既に"1"であるので、そのまま次の処理へ移る (分岐52)。

12

【0036】セルバッファ 2から読み出されたクラスAのセルはセル分離部 3 を経て、出力ポート 1 へ出力される。ポート 1 に対して、クラスAのセルを出力したら、次はポート 2 のセル読み出し処理へ移り(分岐 53)、以降ポート 2 からポート n の読み出し処理が同様に行われる。ポート n の読み出し処理後、ポート 1 に戻り、ポート 1 からポート n までの処理が繰り返し行われる。【0037】次に、再びポート 1 の読み出し処理へ戻ったときに、図 12 (b) に、ポート管理テーブルのキューフラグを示すように、出力ポート 1 の各クラスのキューフラグを、クラスAは"0"、クラスBは"0"、クラスCは"0"、クラスDは"1"とし、また、ラウン

たときに、図12(b)に、ボート管理アーノルのキューフラグを示すように、出力ポート1の各クラスのキューフラグを、クラスAは"0"、クラスBは"0"、クラスCは"0"、クラスDは"1"とし、また、ラウンドロビンテーブル91の値が(b)、つまり、優先順位制御レジスタ選択部93が選択する優先順位制御レジスタに設定されている優先順位情報を、クラスB、C、D、Aの順番(クラスBが優先順位が一番高く、クラスAが優先順位が一番低い)とした場合について、クラスDのセルを読み出す場合の例を図14を用いて説明する。

【0038】セル読み込み制御回路90は、前述と同様、ポート管理テーブル8のポート1の領域を検索し(ステップ40)、A=0、B=0、C=0、D=1の情報を認識する(ステップ41)。次に、セル読み込み制御回路90は、優先順位制御レジスタ92(b)を検索し、各クラスの優先順位が、クラスB、C、D、Aの順番であることを認識する(ステップ42)。次に、優先順位の順番よりクラスBのセル読み出し処理55に移行し、クラスBのセルのキューフラグが"0"のため、キューフラグ状態判定(ステップ95)において、分岐54を経由することで、クラスBの読み出し動作を行わない。つまり、読み出すべきセルが無い場合には、キュー管理テーブル9にアクセスせず、次の優先順位のクラスのセル(クラスC)の処理へ移る。

【 0 0 3 9 】次に、優先順位が 2 番目のクラス C のセル についても、同様に読み出し動作ステップ56におい て、クラスCのセルのキューフラグもクラスBと同様に "O"のため、キューフラグ状態判定における判定後、 次の優先順位のクラスのセル (クラスD) の処理 (ステ ップ57) へ移る。クラスDのセルのキューフラグ状態 は、"1"であるため、キューフラグ状態判定(ステッ プ95)において、セルバッファ2の読み出し処理へ移 り、キュー管理テーブル9のポート1のクラスDの領域 を参照することによりセルバッファ2のクラスDのセル バッファの読み出しアドレスを得て、セルバッファの読 み出しタイミングで、読み出しアドレスを指示すること によりセルバッファ2からセルの情報を出力させる。つ ぎに、セル読み込み制御回路90は、クラスDのセルバ ッファ2の読み出しアドレスを1加算することにより、 次の読み出しアドレスとする。 (ステップ48)。ま 50 た、ポート管理テーブル9のキュー値は、書き込みアド

50

レスから読み出しアドレスを減算したものがキュー値であるため、セル読み込み制御回路90はポート1のクラスDのキュー値を-1 (減算)する (ステップ49)。次に、セル読み込み制御回路90は、キューの値が0であるか、またはそれ以外であるかを判断し (ステップ50)、"0"であれば出力すべきセルが無いと判断し、ポート管理テーブル8のポート1のクラスD領域のキューフラグを"0"にする (ステップ51)。"0"以外であった場合は、キューフラグが、既に"1"であるので、そのまま次の処理へ移る (分岐52)。

【0040】セルバッファから読み出されたクラスDのセルはセル分離部3を経て、出力ポート1へ出力される。その後は分岐53を経て、次のポート2の読み出し処理へ移る。

【0041】次に、再びポート1の読み出し処理へ戻ったときに、図12(c)に、ポート管理テーブルのキューフラグを示すように、出力ポート1の各クラスのキニーフラグを、クラスAは"0"、クラスBは"1"、クラスCは"0"、クラスDは"0"とし、また、ラウンドロビンテーブル91の値が(c)、つまり、優先順位制御レジスタ選択部93が選択する優先順位制御レジスタに設定されている優先順位情報を、クラスC、D、A、Bの順番(クラスCが優先順位が一番高く、クラスBが優先順位が一番低い)とした場合について、クラスBのセルを読み出す場合の例を図15を用いて説明する。

【0042】セル読み込み制御回路90は、前述と同様、ポート管理テーブル8のポート1の領域を検索し(ステップ40)、A=0、B=1、C=0、D=0の情報を認識する(ステップ41)。次に、セル読み込み制御回路90は、優先順位制御レジスタ92(c)を検索し、各クラスの優先順位が、クラスC、D、A、Bの順番であることを認識する(ステップ42)。次に、優先順位の順番よりクラスCのセル読み出し処理56に移行し、クラスCのセルのキューフラグが"0"のため、キューフラグ状態判定(ステップ95)において、分岐54を経由することで、読み出し動作を行わない。クラスDおよびAのセルについてもクラスCのセルと同様、キューフラグが"0"のためセルの出力は行わず、次のクラスBのセル読み出し処理に移行する。

【0043】クラスBのセルのキューフラグ状態は、
"1"であるため、キューフラグ状態判定(ステップ9
5)において、セルバッファの読み出し処理へ移り、キュー管理テーブル9のポート1のクラスBの領域を参照することによりセルバッファ2のクラスBのセルバッファの読み出しアドレスを得て、セルバッファの読み出しタイミングで、読み出しアドレスを指示することによりセルバッファ2からセルの情報を出力させる。つぎに、セル読み込み制御回路90は、クラスBのセルバッファ2の読み出しアドレスを1加算することにより、次の読

み出しアドレスとする(ステップ48)。また、ポート管理テーブル9のキュー値は、書き込みアドレスから読み出しアドレスを減算したものがキュー値であるため、セル読み込み制御回路90はポート1のクラスBのキュー値を-1(減算)する(ステップ49)。次に、セル読み込み制御回路90は、キューの値が0であるか、又はそれ以外であるかを判断し(ステップ50)、"0"であれば出力すべきセルが無いと判断し、ポート管理テーブル8のポート1のクラスB領域のキューフラグを"0"にする(ステップ51)。"0"以外であった場合は、キューフラグが、既に"1"であるので、そのまま次の処理へ移る(分岐52)。

【0044】セルバッファから読み出されたクラスBのセルはセル分離部3を経て、出力ポート1へ出力される

【0045】以上、説明したように処理することによ り、各ポートごとに、優先順位のより高いクラスのセル を出力することができる。第1の実施の形態の形態によ れば、キューフラグの状態を判断することで、出力すべ きセルがあるクラスを認識することができる。従来、出 力すべきクラスの判断時に、アドレス (数ビットの情 報)を保持するキュー管理テーブルの全クラスを参照し て、キューがあるかないかを判断し、出力すべきクラス を判断しなければならなかったが、本実施の形態によれ ば、各クラスのキューフラグ (1ビットの情報)を参照 することにより、優先順位のより高いクラスのセルを出 力することができる。また、セルの読み出し位置アドレ スを格納したキュー管理テーブルへのアクセスは、出力 するクラスに対応する領域のみで済むので、クラス分け 30 の数が増えても処理時間に影響を与えることがない。す なわち、キュー管理テーブルへのアクセス回数及びその 処理時間を軽減できることにより、クラス分けの数を容 易に増やすことができる。このため、クラス分けの数は 従来の10数倍が期待できる。

【0046】また、第1の実施の形態の形態によれば、 複数種類ある優先制御レジスタのうち利用する優先順位 制御レジスタを定期的に巡回させることで、完全優先制 御によるセル出力クラスの偏りをなくし、帯域分割を実 現することができる。

【0047】また、優先順位制御レジスタ92をマイコンインタフェースとする事で、書き換え可能な仕組みとなり、指示部94から優先順位を指示することにより、優先順位の任意の変更が可能となる。

【0048】また、ラウンドロビンテーブルの選択信号の出力による優先順位制御レジスタを選択している時間は、全ての優先順位制御レジスタで同じ時間にしてもよいし、各優先順位制御レジスタ毎に異ならせるようにしてもよい。例えば、優先順位制御レジスタ (a) についてはセル出力数20セル分、優先順位制御レジスタ

(b) 及び(c) についてはセル出力数10セル分、優

15

先順位制御レジスタ (d) についてはセル出力数5セル 分というように異ならせることができる。

【0049】次に、第2の実施の形態について説明する。

【0050】第1の実施の形態の帯域分割方法では最低 送出帯域の保証が可能であるが、クラス毎の出力帯域を 固定とすることに関しては何ら考慮していない。例えば 4つの品質クラスのバッファに常にセルが蓄積されてい るときには、出力ポートの帯域を正確に分割することが できるが、どれか一つ以上のクラスのバッファが一時的 に空になると帯域分割は固定でなくなる。また、帯域分 割をラウンドロビンテーブル上に設定する優先順位制御 レジスタの割合で決定するので、各クラスの出力帯域を 細かく設定しようとするとラウンドロビンテーブルが大 きくなり、情報格納用のメモリが大量に必要となる。さ らに、出力ポート毎に異なる割合で帯域分割するために は、出力ポートの数だけラウンドロビンテーブルが必要 となり、メモリ量を増やす必要がある。また、一つのク ラス、例えばクラスAを最優先で出力処理したい場合、 全ての優先順位制御レジスタの優先順位の一番目をクラ スAにすることになり、この場合、他のクラスは最低送 出帯域さえも保証することができない。

【0051】第2の実施の形態では、上記問題点を是正する事を目的とする。第2の実施の形態を図1を参照して説明する。

【0052】図1において、ATMスイッチは、セルを 多重するセル多重部1と、セルを保持するセルバッファ 2と、セルを出力ポート毎に分離するセル分離部3と、 セルのルーティング先及び優先クラスを識別するルーテ ィング先/優先クラス識別回路4と、セルバッファ2へ の書き込みを制御するセル書き込み制御回路5と、セル バッファ2からの読み出しを制御する優先順位変更/セ ル読み込み制御回路6と、出力の優先順位を保持する優 先順位制御レジスタ13(1)~(32)の32個と、 ラウンドロビンテーブル15 (a)~(o)の15個 と、32個の優先順位制御レジスタの中でどの優先順位 制御レジスタを利用するか選択する優先順位制御レジス 夕選択部14と、15個のラウンドロビンテーブルの中 でどのラウンドロビンテーブルを利用するか選択するラ ウンドロビンテーブル選択部16と、出力セル数を計数 し、各クラスの設定された出力帯域を超えないようにラ ウンドロビンテーブルを選択する信号を作成する出力キ ューカウンタ/ラウンドロビンテーブル制御部12と、 出力ポート毎であって、各クラス毎にセルバッファ2に 保持されるセルがあるかないかをキューフラグにより示 すポート管理テーブル8と、セルバッファ2の書き込み アドレスと読み出しアドレスとを出力ポート毎であっ て、各クラス毎に保持するキュー管理テーブル9と、完 全優先指示情報を保持する完全優先指示レジスタ10 と、空きスロットへのセル挿入指示情報を保持する空き 16

スロットへのセル挿入指示レジスタ11とを備える。本 発明の第2の実施の形態におけるATMスイッチは、N 本の入力ポートから入力されるセルをN本の出力ポート に出力する出力バッファ型のスイッチシステムである。 各クラスは、優先順位制御レジスタによって優先順位が 定められ、優先順位がより高いクラスのセルについて、 優先的に出力させ、下位のクラスのセルを出力させる場 合には、そのクラスより上位のクラスのセルを保持して いない場合にそのクラスのセルを出力させる完全優先制 御方式により制御を行っている。さらに、ラウンドロビ ンテーブルによって、複数種類ある優先順位制御レジス 夕のうち利用する優先順位制御レジスタを定期的に巡回 させることで、完全優先制御によるセル出力クラスの偏 りをなくし、帯域分割を実現し、かつ、複数あるラウン ドロビンテーブルを変更する事によって各ポート、各ク ラスに設定された出力帯域を超えないように制御を行う ことができる。また、ポート毎に各クラスの、優先順位 制御レジスタ13の示す優先順位よりも優先して使用さ れる順位を指示する完全優先指示と、あるクラスの出力 20 帯域が超えた場合に、他のクラスのキューがなく空きセ ルを挿入するときに、出力帯域が超えたクラスのセルの 出力を許可するように指示する空きセル挿入指示とを行 なうことが可能である。本実施の形態では、品質クラス の数をクラスAからクラスDまでの4つとした場合を例 にする。

【0053】ポート管理テーブル8、キュー管理テーブル9、セルバッファ2、ルーティング先/優先クラス識別回路4およびセル書き込み制御回路5については、第1実施の形態で説明したものと同一の構成であり、同一の動作を行なう。

【0054】優先順位制御レジスタ13は、各クラスの優先順位を保持する。例えば、クラスとして、A、B、C及びDがあり、優先順位が高いものからA→B→C→Dとする場合、レジスタには高いものからA、B、C、Dとするように保持しておく。また、4クラスのうちクラスDの出力帯域が設定値以上であり、クラスDを出力しない場合は、優先順位として高いものからA、B、Cとするように保持し、4番目は空にしておく。第2の実施の形態では、各クラスの出力帯域を管理し、各クラスの出力帯域毎に優先順位を変更するようにしている。第2の実施の形態では、図3に示すように、32個の優先順位制御レジスタを用意し、32種類の優先順位を保持し、出力セル数が設定帯域を超過したクラスを除いた残りのクラスで、帯域分割を可能としている。例えば、クラスAの出力セル数が設定帯域を超過した場合には、

(5)、(6)、(7)の優先順位制御レジスタを選択することにより、クラスB、C、D間で任意に帯域分割することができる。また、優先順位制御レジスタ13は、書替えが可能であり、指示部18からクラスの優先順位を指示し、優先順位制御レジスタ13に優先順位を

保持させることができる。

【0055】優先順位制御レジスタ選択部14は、32 個の優先順位制御レジスタ(1)~(32)のうちいずれか一つを選択する選択部である。ラウンドロビンテーブル15は、優先順位制御レジスタ選択部14が優先順\* \*位制御レジスタ(1)~(32)のうちどれを選択する かの選択信号を生成する選択信号生成部である。ラウン ドロビンテーブルの内容を表1に示す。

[0056]

【表1】

表1

ラウンドロビンテーブル

(a) (1) (2) (3) (4)	全クラスの出力セル数が設定帯域以下
(b) (5) (6) (7)	クラス A の出力セル数が設定帯域を超過
(c) (8) (9) (10)	クラスBの出力セル数が設定帯域を超過
(d) (11) (12) (13)	クラス C の出力セル数が設定帯域を超過
(e) (14) (15) (16)	クラス D の出力セル数が設定帯域を超過
(f) (17) (18)	クラス A,B の出力セル数が設定寄域を超過
(g) (19) (20)	クラス A,C の出力セル数が設定帯域を超過
(h) (21) (22)	クラス A,D の出力セル数が設定帯域を超過
(i) (23) (24)	クラス B,C の出力セル数が設定帯域を超過
(j) (25) (26)	クラス B,D の出力セル数が設定帯域を超過
(k) (27) (28)	クラス C.D の出力セル数が設定帯域を超過
(1) (29)	クラス A,B,C の出力セル数が設定帯域を超過
(m) (30)	クラス A.B.D の出力セル数が設定帯域を超過
(n) (31)	クラス A,C,D の出力セル数が設定帯域を超過
(o) (32)	クラス B,C,D の出力セル数が設定帯域を超過

30

【0057】図3及び表1において、ラウンドロビンテ ーブル15 (a) の場合 (1) ~ (4) は、各々優先順 位制御レジスタ (1) ~ (4) を示し、(1) → (2)  $\rightarrow$  (3)  $\rightarrow$  (4)  $\cdot \cdot \cdot \rightarrow$  (1)  $\rightarrow$  (2)  $\cdot \cdot$  と定期的 に選択信号を出力する。本実施の形態おいては、全ての ポートで1セル出力毎に、ラウンドロビンテーブル15 (a)~(o)すべての優先順位制御レジスタの選択を 切り替えている。また、ラウンドロビンテーブル選択部 16は、15個のラウンドロビンテーブル (a)~ (o)のうちいずれか一つを選択する選択部である。優 先順位変更/セル読み込み制御回路6は、セルバッファ 読み出し処理時に、優先順位制御レジスタ13を参照 し、その優先順位に従い、セルを読み出す構成をとって おり、優先順位制御レジスタの優先順位が、ある1つの パターンに固定されていると、読み出し要求毎に優先順 位の高いクラスのセルばかりが出力される可能性がある が、これに対して、第2の実施の形態では、優先順位変 更/セル読み込み制御回路6が検索する優先順位制御レ ジスタをラウンドロビンテーブル15によって巡回させ ることができる。ラウンドロビンテーブル選択部16 が、ラウンドロビンテーブル15 (a) を選択する場 合、選択信号(1)、(2)、(3)、(4)のいずれ

かによって4つの優先順位制御レジスタ $(1) \sim (4)$ 

のいずれかを利用することができる。

【0058】例えば、ある読み出しタイミングにおいて、ラウンドロビンテーブル15 (a) の値が

"(1)"であった場合は、優先順位変更/セル読み込み制御回路6が検索する優先順位制御レジスタは優先順位制御レジスタ(1)であり、読み出しセルの優先順位はクラスA、クラスB、クラスC、クラスDの順番となり、また、別の読み出しタイミング時に、ラウンドロビンテーブル15(a)の値が"(3)"であった場合は、優先順位変更/セル読み込み制御回路6が検索する優先順位制御レジスタは優先順位制御レジスタ(3)であり、読み出しセルの優先順位はクラスC、クラスD、40 クラスA、クラスBの順番となる。これにより、優先順

クラスA、クラスBの順番となる。これにより、優先順 位の高いクラスのセルに偏って読み出されることを回避 し、各クラスに出力の機会を与えることができ、帯域分 けが可能となる。

【0059】出力キューカウンタ/ラウンドロビンテーブル制御部12は、各ポートの各クラス毎の出力セル数を計数し、出力セル数に応じてラウンドロビンテーブル15(a)~(o)を選択する信号を作成する。図4に、出力キューカウンタ/ラウンドロビンテーブル制御部12の構成を示す。以下、図4を参照して出力キュー50カウンタ/ラウンドロビンテーブル制御部12の動作を

18

説明する。

【0060】図4において、出力キューカウンタ/ラウ ンドロビンテーブル制御部12は、ポート毎の各クラス の帯域を保持する帯域設定レジスタ20、出力セル数を 計数する出力セル数カウンタ23、設定された帯域を超 過しているか否かを判別する帯域超過判別回路21、指 示部400により指示された優先制御周期を保持する優 先制御周期レジスタ401、セルのクロック信号をカウ ントする周期カウンタ402、および、優先制御周期レ ジスタ401に保持する優先制御周期と周期カウンタ4 02との値を比較し、一致する場合に出力セル数カウン 夕に対してリセット信号を出力する比較器403とを備 える。ここで、優先制御周期とは、出力セル数カウンタ をリセットする周期であり、優先順位に従ってセルを送 出する際の監視周期である。例えば、優先制御周期を1 2セル時間とすると、12セル(空きセルも含む) 出 力毎に、各クラスの出力セル数カウンタをリセットす る。この優先制御周期が、例えば120セルと長い時間 であると、各クラスの出力帯域をより細かく設定するこ とが可能となるが、その反面、各クラスのセルバッファ へのセル蓄積状況によっては、優先制御周期内で特定ク ラスのセルが連続して出力される可能性がある。優先制 御周期は、ユーザにより指示部400から指示される。 【0061】帯域設定レジスタ20は、各ポート内での 各クラスの出力帯域を示すデータを保持する。実際に保 持する情報は、優先制御周期内で出力可能とするセル数 であり、例えば、ポートの出力帯域が100Mbit/ sで、クラスA、B、C、Dの4クラスの出力帯域を全 て25Mbit/sにする場合、優先制御周期を12セ ル時間とすれば、各クラスのレジスタへの設定値は12 セル×25M/100M=3セルとなる。また、指示部 22から出力帯域を指示することにより、帯域設定レジ スタ20に各クラスの出力帯域を設定することができ る。

【0062】出力セル数カウンタ23は、各ポートの出 カセル数をクラス毎に計数するカウンタである。優先順 位変更/セル読み込み制御回路6から、出力するセルの 出力ポートとクラスの情報を得て、出力ポート毎であっ て、クラス毎に出力セル数をカウントする。出力セル数 カウンタ23は、セル出力時に、優先順位変更/セル読 み込み制御回路6から指示される出力したセルのポート 番号を示すPORT選択信号1によりポートが選択さ れ、かつ、優先順位変更/セル読み込み制御回路6から 指示され、セル出力時に出力したクラスに対応するイネ ーブル信号を受け、イネーブル信号に対応するクラスに ついて、カウントアップを行う。カウント値は優先制御 周期毎に、比較器403から出力されるリセット信号に よりリセットされる。比較器403は、セルのクロック 信号をカウントする周期カウンタ402と、優先制御周 期レジスタ401に保持する優先制御周期との値を比較 20

し、一致する場合に出力セル数カウンタに対してリセット信号を出力する。

【0063】優先順位変更/セル読み込み制御回路6は、セル出力時に、出力したクラスに対応する信号線をイネーブルし、それ以外の信号線をネゲートする。

【0064】帯域超過判別回路21は、各ポートのセル 読み出しタイミング (PORT選択信号2の指示タイミ ング)で、クラス毎に帯域設定レジスタ20の設定値と 出力セル数カウンタ23のカウント値とを比較し、カウ ント値が設定値を超えているクラスを含まないラウンド ロビンテーブルを選択するように、ラウンドロビンテー ブル選択信号を作成する。 PORT選択信号2は、P ORT選択信号1を遅延させた信号であり、出力したセ ルのポート番号を示す。例えば、図3を用いて説明する と、クラスAが設定値に達した場合、クラスAを含まな いラウンドロビンテーブル (b) を選択するようにし、 ラウンドロビンテーブル (b) は優先順位制御レジスタ (5)、(6)、(7)のみを巡回させるので、クラス Aのセルが読み出されることがない。ラウンドロビンテ ーブルが15ヶの場合、ラウンドロビンテーブル選択信 号は、本実施の形態においては4ビットで示され、各ク ラスに対応した信号線を備え、出力帯域が設定値に達し た場合に、そのクラスに対応する信号線がイネーブルさ れる。このように、帯域超過判別回路21は、各ポート ・各クラスの出力帯域を監視し、出力帯域が設定値以内 に収まるように、ラウンドロビンテーブルを選択するた め、帯域制御を行うことができる。

【0065】図1において、完全優先指示レジスタ10 は、ポート内で指示するクラスの優先順位を固定とし、 30 ラウンドロビンテーブル15を使用せずに、完全優先処 理する場合に使用する。ポート内で、優先順位制御レジ スタ13の示す優先順位情報によらず、キューがある時 は優先的に出力するクラスがある場合に、そのクラスの ポート内での優先順位情報を設定する。第2の実施の形 態では、図5に示すように出力ポート、出力クラス毎に 優先順位情報を設定する。完全優先を指示するクラス数 は任意に設定可能であり、例えばポート1でクラスAの みを完全優先処理したい場合は、完全優先指示レジスタ 10のポート1クラスAの領域に優先順位"1"を設定 し、それ以外は未登録としておく。また、クラスAおよ びBの2クラスを完全優先処理し、かつ、クラスAをB より優先する場合は、完全優先指示レジスタ10のポー ト1のクラスAの領域に優先順位"1"を、クラスBの 領域に優先順位"2"を設定し、それ以外のクラスは未 登録としておく。完全優先指示レジスタ10への優先順 位情報設定は、指示部34から行う。

【0066】空きスロットへのセル挿入指示レジスタ1 1には、出力を許容しているクラスのキューが全て "0"であり(出力すべきセルがないとき)、出力する 50 セルが無く空きスロットが生じるときにおいて、既に出 力帯域が設定値を超過しているクラスも、キューがあれ ば空きスロットにセルを出力することを許可する場合 に、そのポートのそのクラスの空きスロット挿入優先順 位情報を、空きスロットへのセル挿入指示レジスタ11の 該当エリアに設定する。第2の実施の形態では、図5に 示すように、出力ポート、出力クラス毎に優先順位情報 を設定する。本レジスタも上記完全優先指示レジスタと 同様、挿入指示をするクラス数は任意に設定可能であ る。例えば、ポート1でクラスDのみを空きスロット挿 入処理する場合は、空きスロットへのセル挿入指示レジ スタ11のポート1のクラスDの領域に優先順位情報と して"1"を設定し、それ以外は未登録としておく。ま た、クラスCおよびDの2クラスを空きスロット挿入処 理し、かつ、クラスCをDより優先する場合は、空きス ロットへのセル挿入指示レジスタ11のポート1のクラ スCの領域に優先順位情報として"1"を、クラスDの 領域に優先順位情報として"2"を設定し、それ以外の クラスは未登録としておく。空きスロットへのセル挿入 指示レジスタ11への優先順位情報設定は、指示部35 から行う。

【0067】優先順位変更/セル読み込み制御回路6は、図5に示すように、出力キュー決定回路30、セル読み込み制御回路33および出力キューフラグ32を備える。

【0068】出力キュー決定回路30は、出力ポート毎に、優先順位制御レジスタ選択部14によって選択されている優先順位制御レジスタ13が保持する優先順位と、完全優先指示レジスタ10が保持する優先順位と、空きスロットへのセル挿入指示レジスタ11が保持する優先順位とを参照して、優先順位を編集し、編集後の優先順位とポート管理テーブル8のキューフラグとから、出力キューを決定する。

【0069】具体的には、まず優先順位制御レジスタ13の順位情報を優先順位編集レジスタ31に書き込み、そのレジスタの順位情報と完全優先指示レジスタ10の順位情報とを参照し、完全優先指示レジスタ10の順位を優先させて優先順位編集レジスタ31の順位を並べ替える。但し、優先順位制御レジスタ13に含まれていないクラス(出力帯域が設定値以上になっているクラス)は、割り当てられた帯域を保証するため完全優先指示レジスタ10に指示があっても無視される。

【0070】次に、並べ替えられた優先順位編集レジスタ31の順位情報と、空きスロットへのセル挿入指示レジスタ11の順位情報とを参照し、優先順位編集レジスタ31の順位に含まれないクラスについて、空きスロット挿入指示があれば、空きスロットへのセル挿入指示レジスタ11の順位に従って、優先順位編集レジスタ31の順位にクラスを追加する。

【0071】さらに、優先順位編集レジスタ31が保持する優先順位のより高いクラスについて、ポート管理デ 50

ーブル8のキューフラグを参照し、セルバッファ2に保持されるセルがあると示されているキューフラグに対応するクラスを出力キューと決定し、出力キューフラグ32の該当クラスを"1"にする。

【0072】図17を参照し、出力キュー決定回路の動作を、より具体的に説明する。図17(1)において、優先順位制御レジスタ選択部14で選択された優先順位情報(以下、単に優先順位制御レジスタの優先順位情報という)を、クラスC、D、Aの順番(クラスCの優先順位が一番高く、クラスAの優先順位が一番低い)とし、完全優先指示レジスタの指示情報をクラスB、Aの順番(クラスBの優先順位が高い)とし、また、空きスロットへのセル挿入指示レジスタの指示情報をクラスC、Bの順番(クラスCの優先順位が高い)とした場合を例に説明する。分かり易くするため、完全優先指示レジスタ10および空きスロットへのセル挿入指示レジスタ10および空きスロットへのセル挿入指示レジスタ10市報を、優先順位に従ってクラス名を並べるようにフォーマット変換している。

【0073】以下、優先順位の編集方法を説明する。① 優先順位制御レジスタの優先順位情報を優先順位編集レ 20 ジスタ31に書き込む。つぎに、完全優先指示レジスタ で優先順位の最も高いクラスBは、優先順位編集レジス タ31の優先順位に含まれていないので無視され、次に 順位の高いクラスAを最優先とし、優先順位編集レジス タ31のクラスA以外のクラスの順位をシフトさせて、 優先順位をクラスA、C、Dとする。②並べ替えられた 優先順位編集レジスタ31の優先順位と空きスロットへ のセル挿入指示レジスタとを参照し、まず空きスロット へのセル挿入指示レジスタで優先順位の高いクラスCに ついて、優先順位編集レジスタ31の優先順位の高いク ラスから順に比較していくと、優先順位編集レジスタ3 1の2番目の優先順位にクラスCが登録されているの で、次の順位であるクラスBの処理に移る。クラスBは 優先順位編集レジスタ31に登録されていないので、ク ラスA、C、Dの次の順位に追加され、優先順位編集レ ジスタ31の優先順位はクラスA、C、D、Bの順にな る。③優先順位編集レジスタ31の優先順位でポート管 理テーブルのキューフラグが参照され、クラスAにキュ 一があるので、出力キューはクラスはAとなる。出力キ ューフラグ32のクラスAを"1"にし、出力キュー決 定回路の処理が終了する。

【0074】なお、完全優先指示レジスタ10及び空きスロットへのセル挿入指示レジスタ11に何も登録されていなければ、優先順位制御レジスタ選択部14によって選択されている優先順位制御レジスタ13の優先順位に従って出力キューが決定される。

【0075】セル読み込み制御回路33は、ポートの処理毎に、出力キューフラグ32を参照し、出力指示のあるクラスのより先に入力されたセルを、キュー管理テーブル9を参照し、読み出しアドレスを指示して当該出力

ポートから出力させる。また、キュー管理テーブル9が保持する読み出しアドレスを、当該出力させたセルの次に入力されたセルの読み出しアドレスを示すように、読み出しアドレスを+1 (加算) する。さらに、当該出力させた出力ポートのクラスの、キュー管理テーブル9のキュー値を-1 (減算) し、キュー値が0の時、すなわち、セルバッファ2に保持されるセルが無い場合に、当該出力させた出力ポートのクラスのポート管理テーブル8のキューフラグをリセットする。また、セル出力後、出力キューフラグ32をリセットする。

【0076】次に、図1を参照してセルバッファ2からの読み出し動作を説明する。書き込み動作については、第1の実施の形態において説明したものと同一に動作する。

【0077】図1において、セルを読み出す場合に、セ ルバッファ 2からセルを読み出すタイミングは、ポート 1からポートNまでそれぞれ定期的に到来する。まず、 優先順位変更/セル読み込み制御回路6は、優先順位制 御レジスタ選択部14によって選択されている優先順位 制御レジスタ13、完全優先指示レジスタ10、空きス ロットへのセル挿入指示レジスタ11及びポート管理テ ーブル8を検索し、前述したように出力キューを決定 し、内部の出力キューフラグ32の該当クラスを"1" にする。次に、出力キューフラグ32が"1"のクラス について、キュー管理テーブル9の読み出しアドレスを 得て、この読み出しアドレスを指示することによりセル バッファ2からセルの情報を読み出す。また、キュー管 理テーブル9が保持する読み出しアドレスを、当該出力 させたセルのつぎに入力されたセルの読み出しアドレス を示すように、読み出しアドレスを+1(加算)する。 さらに、当該出力させた出力ポートのクラスの、キュー 管理テーブル9のキュー値を-1 (減算) し、減算後の キュー値が0のとき、当該出力させた出力ポートのクラ スのポート管理テーブル8のキューフラグをリセットす る。また、セル出力後、出力キューフラグ32をリセッ トする。

【0078】このようにして、優先順位変更/セル読み込み制御回路6は、出力キューフラグが"1"であるクラスについて、キュー管理テーブル9よりセル読み出しアドレスを得て、このセルの格納されているセルバッファ2内の読み出しアドレスを順次指示し、セルバッファ2からセルを読み出す。セル分離部3では、セルバッファメモリから読み出されたセルを各出力ポート毎に分離する。

【0079】読み出し動作は、あるポートにおいて、あるクラスのセルを1つ出力したら次のポートの処理へ移り同様な処理を行い、ポート1からポートNまでの処理が繰り返し行われる。すべてのラウンドロビンテーブル(a)~(o)の出力する優先順位制御レジスタの選択信号は、ポート1からポートNまで1セルずつ出力後、切

り替えられる。

とする。

【0080】次に、優先順位変更/セル読み込み制御回 路6における詳細な動作を図6および図17を参照して 説明する。図6に、優先順位変更/セル読み込み制御回 路6におけるセルバッファ読み出しフローを示す。具体 的に説明するために、各レジスタの設定値を以下に示す ような場合を例にする。ポート管理テーブルのキューフ ラグを、図12 (a) に示すように、出力ポート1の各 クラスのキューフラグを、クラスAは"1"、クラスB 10 は "0"、クラスCは "0"、クラスDは "1"とす る。また、完全優先指示レジスタ10に設定されている 優先順位を、図17 (1) に示すように、クラスB、A の順番 (Bの優先順位が高い) とする。また、空きスロ ットへのセル挿入指示レジスタ11に設定されている優 先順位を、図17 (1) に示すように、クラスC、Bの 順番 (Cの優先順位が高い)とする。また、図17 (1) に示すように、ラウンドロビンテーブル選択部1 6によって選択されているラウンドロビンテーブル15 は、(c) (図3参照) であり、ラウンドロビンテーブ ル15の値が"(9)"、つまり、優先順位制御レジス 20 夕選択部14が選択する優先順位制御レジスタが(9) であり、優先順位制御レジスタ (9) に設定されている 優先順位情報を、クラスC、D、Aの順番(クラスCが

優先順位が一番高く、クラスAが優先順位が一番低い)

【0081】図6において、先ず優先順位変更/セル読 み込み制御回路6は、ポート管理テーブル8のポート1 の領域を検索し(ステップ40)、A=1、B=0、C =0、D=1の情報を認識する(ステップ41)。次 30 に、優先順位変更/セル読み込み制御回路6は、優先順 位制御レジスタ13 (9)を検索し、各クラスの優先順 位が、クラスC、D、Aの順番であることを認識する (ステップ42)。次に、完全優先指示レジスタ10お よび空きスロットへのセル挿入指示レジスタ11を検索 し、指示内容を各々認識する(ステップ43)。ステッ プ41、42および43によって、図17(1)に示す ように出力クラスがAに決まり、出力キューフラグ32 のクラスAにフラグがセットされる。図6に示すよう に、クラスAに対応するセルについて、実際のセルバッ 40 ファ 2 からの読み出し動作を行う (ステップ 45)。こ の例において、クラスAは、既に出力キューフラグが "1"であるので、出力キューフラグ状態判定(ステッ プ46)において、判定後分岐47へ移り、キュー管理 テーブル9のポート1のクラスAの領域を参照すること によりセルバッファ2の読み出しアドレスを得て、セル バッファ2の読み出しタイミングで、読み出しアドレス を指示することによりセルバッファ2からセルの情報を 出力させる。つぎに、優先順位変更/セル読み込み制御 回路6は、クラスAのセルバッファ2の読み出しアドレ 50 スを1加算することにより、つぎの読み出しアドレスと

する(ステップ48)。また、ポート管理テーブル内のキュー値は、書き込みアドレスから読み出しアドレスを減算したものがキュー値であるため、優先順位変更/セル読み込み制御回路6はポート1のクラスAのキュー値を一1(減算)する(ステップ49)。次に、優先順位変更/セル読み込み制御回路6は、キュー値が0であるか、またはそれ以外であるかを判断し(ステップ50)、"0"であれば出力すべきセルが無いと判断し、ポート管理テーブル8のポート1のクラスA領域のキューフラグを"0"にする(ステップ51)。"0"以外であった場合は、キューフラグが、既に"1"であるので、そのまま次の処理へ移る(分岐52)。また、出力キューフラグ32をリセットする。

【0082】セルバッファ2から読み出されたクラスAのセルはセル分離部3を経て、出力ポート1へ出力される。ポート1に対して、クラスAのセルを出力したら、次はポート2のセル読み出し処理へ移り(分岐53)、以降ポート2からポートnの読み出し処理が同様に行われる。ポートnの読み出し処理後、(ステップ63)、ラウンドロビンテーブル15(c)の値は(10)に切り替わり、優先順位制御レジスタを(10)に切り替える。その後、ポート1に戻り、ポート1からポートnまでの処理が繰り返し行われる。

【0083】次に、再びポート1の読み出し処理へ戻ったときに、各レジスタの設定値が以下に示すようになっている場合を例にする。ポート管理テーブルのキューフラグを、図12(b)に示すように、出力ポート1の各クラスのキューフラグを、クラスAは"0"、クラスDは"1"とする。また、クラスCは"0"、クラスDは"1"とする。また、クラスAの出力帯域が設定値に達して、図17(2)に示すように、ラウンドロビンテーブル選択されているラウンドロビンテーブル15が(f)に変更され、かつ、ラウンドロビンテーブル(f)の値が(17)、つまり、優先順位制御レジスタが(17)であり、優先順位制御レジスタに設定されている優先順位情報を、クラスC、Dの順番(クラスCのが優先順位が高い)とする。

【0084】図6において、優先順位変更/セル読み込み制御回路6は、前述と同様、ポート管理テーブル8のポート1の領域を検索し(ステップ40)、A=0、B=0、C=0、D=1の情報を認識する(ステップ41)。次に、優先順位変更/セル読み込み制御回路6は、優先順位制御レジスタ13(17)を検索し、各クラスの優先順位が、クラスC、Dの順番であることを認識する(ステップ42)。次に、完全優先指示レジスタ10および空きスロットへのセル挿入指示レジスタ11を検索し、指示内容を認識する(ステップ43)。ステップ41、42および43によって、図17(2)に示すように出力クラスがDに決まり、出力キューフラグが

セットされる。次に、クラスAのセル読み出し処理45に移行し、クラスAの出力キューフラグが"0"のため、出力キューフラグ状態判定(ステップ46)において、分岐54を経由することで、クラスAの読み出し動作を行わない。つまり、読み出すべきセルが無い場合には、キュー管理テーブル9にアクセスせず、次のクラス(クラスB)の処理へ移る。

【0085】次に、クラスB、Cについても、同様に読 み出し動作ステップ55および56において、クラス 10 B、Cの出力キューフラグがクラスAと同様に"O"の ため、出力キューフラグ状態判定における判定後、次の クラス (クラスD) の処理 (ステップ57) へ移る。ク ラスDのセルの出力キューフラグ状態は、"1"である ため、出力キューフラグ状態判定(ステップ46)にお いて、セルバッファ2の読み出し処理へ移り、キュー管 理テーブル9のポート1のクラスDの領域を参照するこ とによりセルバッファ2のクラスDのセルバッファの読 み出しアドレスを得て、セルバッファの読み出しタイミ ングで、読み出しアドレスを指示することによりセルバ ッファ2からセルの情報を出力させる。つぎに、優先順 位変更/セル読み込み制御回路6は、クラスDのセルバ ッファ2の読み出しアドレスを1加算することにより、 次の読み出しアドレスとする。 (ステップ48)。ま た、ポート管理テーブル9のキュー値は、書き込みアド レスから読み出しアドレスを減算したものがキュー値で あるため、優先順位変更/セル読み込み制御回路6はポ ート1のクラスDのキュー値を-1 (減算) する (ステ ップ49)。次に、優先順位変更/セル読み込み制御回 路6は、キューの値が0であるか、またはそれ以外であ るかを判断し(ステップ50)、"0"であれば出力す べきセルが無いと判断し、ポート管理テーブル8のポー ト1のクラスD領域のキューフラグを"O"にする(ス テップ51)。"0"以外であった場合は、キューフラ グが、既に"1"であるので、そのまま次の処理へ移る (分岐52)。また、セル出力後、出力キューフラグ3 2をリセットする。

【0086】セルバッファ2から読み出されたクラスDのセルはセル分離部を経て、出力ポート1へ出力される。その後は分岐53を経て、次のポート2の読み出し処理へ移る。ポートnの読み出し処理終了後(ステップ63)、ラウンドロビンテーブル15(f)の値は(18)に切り替わり、優先順位制御レジスタを(18)に切り替える。

【0087】次に、再びポート1の読み出し処理へ戻ったときに、各レジスタの設定値が以下に示すようになっている場合を例にする。ポート管理テーブルのキューフラグを、図12(c)に示すように、出力ポート1の各クラスのキューフラグを、クラスAは"0"、クラスBは"1"、クラスCは"0"、クラスDは"0"とする。また、ラウンドロビンテーブルの選択変更は無く、

50

28

ラウンドロビンテーブル (f)の値が (18)、つま り、優先順位制御レジスタ選択部14が選択する優先順 位制御レジスタが(18)に切り替わっており、優先順 位制御レジスタに設定されている優先順位情報は、クラ スD、Cの順番(クラスDの優先順位が高い)とし、ク ラスD、Cのセルが無く、クラスBのセルを読み出すと きであるとする。

【0088】図6において、優先順位変更/セル読み込 み制御回路6は、前述と同様、ポート管理テーブル8の ポート1の領域を検索し(ステップ40)、A=0、B =1、C=0、D=0の情報を認識する(ステップ4 1)。次に、優先順位変更/セル読み込み制御回路6 は、優先順位制御レジスタ13(18)を検索し、各ク ラスの優先順位が、クラスD、Cの順番であることを認 識する (ステップ42)。 次に、完全優先指示レジスタ 10、空きスロットへのセル挿入指示レジスタ11を検 索し、指示内容を認識する(ステップ43)。ステップ 41、42および43によって、図17(3)に示すよ うに出力クラスがBに決まり、出力キューフラグがセッ トされる。次に、クラスAのセル読み出し処理45に移 行し、クラスAのセルの出力キューフラグが"O"のた め、出力キューフラグ状態判定(ステップ46)におい て、分岐54を経由することで、読み出し動作を行わ ず、クラスBのセル読み出し処理に移行する。

【0089】クラスBのセルのキューフラグ状態は、 "1"であるため、キューフラグ状態判定(ステップ4 6) において、セルバッファの読み出し処理へ移り、キ ュー管理テーブル9のポート1のクラスBの領域を参照 することによりセルバッファ 2 のクラスBのセルバッフ アの読み出しアドレスを得て、セルバッファの読み出し タイミングで、読み出しアドレスを指示することにより セルバッファ2からセルの情報を出力させる。つぎに、 優先順位変更/セル読み込み制御回路6は、クラスBの セルバッファ2の読み出しアドレスを1加算することに より、次の読み出しアドレスとする(ステップ48)。 また、ポート管理テーブル9のキュー値は、書き込みア ドレスから読み出しアドレスを減算したものがキュー値 であるため、優先順位変更/セル読み込み制御回路6は ポート1のクラスBのキュー値を-1 (減算) する (ス テップ49)。次に、優先順位変更/セル読み込み制御 回路6は、キューの値が0であるか、又はそれ以外であ るかを判断し(ステップ50)、"0"であれば出力す べきセルが無いと判断し、ポート管理テーブル8のポー ト1のクラスB領域のキューフラグを"O"にする(ス テップ51)。"0"以外であった場合は、キューフラ グが、既に"1"であるので、そのまま次の処理へ移る (分岐52)。また、セル出力後、出力キューフラグ3 2をリセットする。

【0090】セルバッファから読み出されたクラスBの セルはセル分離部3を経て、出力ポート1へ出力され

る。以降ポート2からポートnの読み出し処理が同様に 行われる。ポートnの読み出し処理後(ステップ6 3)、ラウンドロビンテーブル15(f)の値は(1 7) に切り替わり、優先順位制御レジスタを(17) に 切り替える。その後、ポート1に戻り、ポート1からポ ートnまでの処理が繰り返し行われる。

【0091】次に、優先制御周期を、完全優先指示レジ スタ10、空きスロットへのセル挿入指示レジスタ11 の設定状態、及び、スイッチに到着する各クラスの到着 10 セルパターンの異なる4つの例により、図7、図8、図 9および図10を参照して説明する。ただし、本動作例 は、ポート1からポートNまで繰り返し行われる処理の うち、ポート1だけに着目して説明する。

【0092】図7は、ポート当たりの出力帯域が100 Mbit/sで、クラスA~D各クラスの出力帯域を2 5Mbit/sとし、全クラス完全優先指示および空き スロット挿入指示をしない場合の、セル出力優先制御動 作例を示している。簡単のために、優先制御周期を12 セル時間としており、各クラスの優先制御周期内で出力 可能なセル数は、12セル×25/100=3セルとな る。図4に示す出力キューカウンタ/ラウンドロビンテ ーブル制御部12内の帯域設定レジスタ20のポート1 の各クラスの領域に、この3の値が設定される。また、 各クラスの到着セルパターンは、均等間隔での到着で、 かつ、到着セル数は出力可能なセル数と等しいものとす る。初期状態として、全クラスキューが無い状態から動 作を開始した事とする。また、説明のためキューフラグ の代わりに実際のキュー値(セルバッファ2に保持して いるセル数) を使用する。また、セルの出力タイミン 30 グを、TO~T12で示す。

【0093】図7において、まず、T0で4つのクラス のセルA1、B1、C1、D1が到着したとすると、各 クラスのキューの値は"1"となる。この時点では出力 セル数は0であり、設定帯域に達したクラスは無く、ラ ウンドロビンテーブルは4クラス全てを含んだ優先制御 レジスタを選択する(a) (図3参照) が選択されてい る。この時の優先順位制御レジスタは(1)であり、優 先順位が最も高く、かつ、キューのあるクラスAの出力 キューフラグがセットされ、A1のセルがセルバッファ 2から読み出される。読み出し後、クラスAのキューは 1減少し"O"となる。

【0094】つぎに、T1では、新規到着セルは無く、 クラスA以外のクラスのキューは1のままである。ラウ ンドロビンテーブル (a) に従って、優先順位制御レジ スタ選択部14によって選択される優先順位制御レジス タは(2)に切り替わり、優先順位の最も高いクラスB のB1のセルがセルバッファ2から読み出される。読み 出し後、クラスBのキューは1減少し"O"となる。

【0095】以下、同様にラウンドロビンテーブル (a) の指し示す優先順位制御レジスタ (1)、

50

(2)、(3)、(4)が繰り返し使用され、その優先順位に従いT2からT8までのセル読み出し処理が行われる。

【0096】 T8でクラスAのA3のセルをセルバッファ2から読み出すと、クラスAの出力セル数は3となり、出力キューカウンタ/ラウンドロビンテーブル制御部12が、クラスAの出力セル数が設定帯域に達したと認識し、ラウンドロビンテーブルを、クラスAを含まない優先順位制御レジスタを選択する(b)(図3参照)に切り替える。

【0097】 T9では、ラウンドロビンテーブル(b)の指し示す優先順位制御レジスタは(5)であり、優先順位の最も高いクラスBのB3のセルがセルバッファ2から読み出される。この時点で、クラスBの出力セル数は3となり、出力キューカウンタ/ラウンドロビンテーブル制御部12が、クラスBの出力セル数が設定帯域に達したと認識し、ラウンドロビンテーブルを、クラスA、Bを含まない優先順位制御レジスタを選択する(f)に切り替える。

【0098】以下同様に、出力セル数が設定帯域に達したクラスが発生する度に、ラウンドロビンテーブルを切り替え、ラウンドロビンテーブルの指し示す優先順位制御レジスタの優先順位に従い、キューのあるクラスのセルがセルバッファより読み出される。

【0099】 T11で、12個目のセルである<math>D3を読み出した後、出力キューカウンタ/ラウンドロビンテーブル制御部12内の出力セル数カウンタ23はリセットされ、T12で選択されるラウンドロビンテーブルはT0と同じ(a)となる。

【0100】以上、図7に示す例ではセル出力クラスの偏り無く、設定した帯域に帯域分割を実現していることがわかる。

【0101】図8は、図7と同様、クラスA~D各クラスの出力帯域を25Mbit/sとし、全クラス完全優先指示および空きスロット挿入指示をしない設定で、各クラスの到着セルパターンが異なる場合のセル出力優先制御動作例を示している。到着セルパターンが各クラスとも不均等であり、かつ、クラスAおよびBの到着セル数が、出力設定帯域をオーバーしている点が図7に示す例と異なる。

【0102】図8において、まず、T0において、クラスAおよびBのセルA1およびB1が到着し、クラスAおよびBのキューの値が"1"となる。この時点では全クラス出力セル数は0であり、設定帯域に達したクラスは無く、ラウンドロビンテーブルは(a)が選択されている。この時ラウンドロビンテーブル(a)の指し示す優先順位制御レジスタは(1)であり、優先順位が最も高く、かつ、キューのあるクラスAのA1のセルがセルバッファ2から読み出される。読み出し後、クラスAのキューは1減少し"0"となる。

【0103】 T1では新規到着セルは無く、キューがあるのはクラスBだけである。ラウンドロビンテーブル(a) の指し示す優先順位制御レジスタが(2) に切り替わり、優先順位が最も高く、かつ、キューのあるクラスBのB1のセルがセルバッファ2から読み出される。読み出し後、クラスBのキューは1減少し"0"となる。

【0104】つぎに、T2でクラスAのセルA2が到着し、クラスAのキューの値が"1"となる。ラウンドロ10 ビンテーブル(a)の指し示す優先順位制御レジスタは(3)に切り替わるが、優先順位が最も高いクラスC、2番目に高いクラスDはキューが無く、優先順位3番目のクラスAのA2のセルがセルバッファ2から読み出される。読み出し後、クラスAのキューは1減少し"0"となる。

【0105】同様の処理が、T3、T4で行われ、T4でA3のセルがセルバッファ2から読み出され、クラスAの出力セル数が設定値に達し、出力キューカウンタ/ラウンドロビンテーブル制御部12がラウンドロビンテーブルを(b)に切り替える。

【0106】以下、出力セル数が設定帯域に達したクラスが発生する度に、ラウンドロビンテーブルを切り替え、ラウンドロビンテーブルの指し示す優先順位制御レジスタの優先順位に従い、キューのあるクラスのセルがセルバッファより読み出される。

【0107】図8に示す例では、クラスAおよびBの到着セル数が出力可能なセル数より多いが、出力セル数が設定帯域に達した時点でラウンドロビンテーブルが切り替わり、設定帯域に達したクラスは優先順位から外されるので、クラスAおよびBのセルが設定帯域を超えて読み出されることはない。

【0108】図9は、クラスA~D各クラスの出力帯域を25Mbit/sとし、空きスロット挿入指示をせず、完全優先指示レジスタにクラスA、Bの順で優先順位を設定した場合の、セル出力優先制御動作例を示している。この場合、完全優先指示レジスタ10の内容が優先制御レジスダ13の内容より優先される。

【0109】図9において、タイミングT0で、クラス CおよびDのセルС1、D1が到着したとし、クラス C、Dのキューが"1"となる。完全優先指示レジスタ の完全優先指示により、優先順位制御レジスタ(1)の 優先順位の編集処理がされるが、この場合、編集後の優 先順位も優先順位制御レジスタ(1)の優先順位と同じ である。クラスAおよびBのキュー値は0であり、クラ スCのC1のセルがセルバッファ2から読み出される。 読み出し後、クラスCのキューは1減少し"0"とな る。

【0110】タイミングT1で、クラスA、BのセルA 1、B1が到着し、クラスA、BおよびDのキューが "1"となる。クラスA、Bの順で完全優先指示がある

ので、優先順位制御レジスタ (2) の優先順位である B、C、D、Aの順位は変更され、最も優先順位の高い、クラスAのA1のセルがセルバッファ2から読み出される。読み出し後、クラスAのキューは1減少し "0"となる。

【0111】つぎに、タイミングT2では新規到着セルは無く、クラスBおよびDにキューがある。タイミングT1同様、クラスA、Bの順で完全優先指示があるので、優先順位制御レジスタ(3)の優先順位であるC、D、A、Bの順位は、A、B、C、Dの順に変更されるが、クラスAのキューが無いので、次に優先順位の高いクラスBのB1のセルがセルバッファ2から読み出される。読み出し後、クラスBのキューは1減少し"0"となる。

【0112】以下同様に、クラスA、Bを最優先にした 処理は、それぞれのクラスの出力セル数が設定値に達す るまで行われる。

【0113】図9に示す例では、完全優先指示レジスタに設定されたクラスのセルが、最優先でセルバッファ2から読み出され、かつ、全クラス出力帯域が保証されている。

【0114】図10は、クラスA~D各クラスの出力帯域を25Mbit/sとし、完全優先指示をせず、空きスロットへのセル挿入指示レジスタにクラスDのみを設定した場合の、セル出力優先制御動作例を示している。

【0115】図10において、タイミングT0で、クラスA、CおよびDのセルA1、C1およびD1が到着し、クラスA、CおよびDのキューが"1"となる。この時、ラウンドロビンテーブルは(a)が選択されており、またラウンドロビンテーブル(a)の指し示す優先順位制御レジスタは(1)である。優先順位制御レジスタ(1)の優先順位には、全てのクラスが含まれているので、この時点では空きスロット挿入指示があっても優先順位は変わらず、優先順位が最も高く、かつキューのあるクラスAのA1のセルがセルバッファ2から読み出される。読み出し後、クラスAのキューは1減少し"0"となる。

【0116】以下、同様に、ラウンドロビンテーブル (a) の指し示す優先順位制御レジスタの優先順位に従 いT1からT3までのセル読み出し処理が行われる。

【 0 1 1 7 】 タイミング T 4 でも同様に、ラウンドロビンテーブル (a) の指し示す優先順位制御レジスタ

(1)の優先順位に従い処理されるが、タイミングT4では全クラスキューが無いため、出力キューフラグに何も出力キューが設定されない。従ってセルバッファ2からのセル読み出しは行われず、出力ポートには空きセルが出力される。

【0118】タイミングT5~T7についても、上記T0~T3と同様の処理が行われ、タイミングT7でD3のセルが読み出された時点でクラスDの出力セル数が設

定帯域に達し、出力キューカウンタ/ラウンドロビンテーブル制御部12が、ラウンドロビンテーブルを、クラスDを含まない優先順位制御レジスタを選択する(e)に切り替える。

【0119】タイミングT8、T9では、それぞれラウンドロビンテーブル(e)の指し示す優先順位制御レジスタ(16)、(14)の優先順位の末尾に、空きスロット挿入指示のあるクラスDを加えた優先順位に編集される。この場合、優先順位制御レジスタ(16)の優先順位は、C、A、B、Dとなり、優先順位制御レジスタ(14)の優先順位は、A、B、C、Dとなる。

【0120】今度はタイミングT9でC3のセルが読み出された時点でクラスCの出力セル数が設定帯域に達し、出力キューカウンタ/ラウンドロビンテーブル制御部12が、ラウンドロビンテーブルを、クラスC、Dを含まない優先順位制御レジスタを選択する(k)に切り替える。

【0121】タイミングT10では、ラウンドロビンテーブル(k)の指し示す優先順位制御レジスタ(27) の優先順位の末尾に空きスロット挿入指示のあるクラス Dを加えたA、B、Dの順位に従い処理される。タイミングT10ではクラスDにしかキューが無く、クラスD は出力セル数が設定値に達していても、空きスロット挿入指示があるので、クラスDのセルD4がセルバッファ 2から読み出される。

【0122】タイミングT11も同様に、ラウンドロビンテーブル(k)の指し示す優先順位制御レジスタ(28)の優先順位と空きスロット挿入指示によって決定された優先順位に従いセル読み出し処理が行われる。

30 【0123】以上、図10に示す例において、出力セル 数が設定帯域未満のクラスに、キューが無い場合、既に 設定帯域に達しているクラスで空きスロット挿入指示の あるクラスにキューがあれば、そのクラスからセル読み 出しが行われる。

【0124】なお、各指示部は、1つの指示部により構成させてもよい。

【0125】以上、説明したように処理することにより、第2の実施の形態によれば、複数種類ある優先制御レジスタのうち利用する優先順位制御レジスタをラウンドロビンテーブルによって定期的に巡回させることで、完全優先制御によるセル出力クラスの偏りをなくし、帯域分割を実現することができる。

【0126】さらに、出力キューカウンタ/ラウンドロビンテーブル制御部12が、各クラスの出力セル数を常に監視し、設定帯域を超えないようにラウンドロビンテーブルの切替を制御するので、各クラスの出力帯域が設定値を超えることが無い。

【0127】また、完全優先指示レジスタを使用することにより、出力ポート内の一部のクラス又は全クラスの 50 優先制御方式を完全優先とすることができ、完全優先処 理のクラスと出力帯域固定のクラスとの混在も可能である。

【0128】また、空きスロットへのセル挿入指示レジスタを使用することにより、設定出力帯域を満たしたクラスが、他クラスでセルバッファに保持するセルが無い場合(空きスロット発生時)に、セルを出力することも可能である。

【0129】上記第1および第2の実施の形態によれば、複数の品質クラス毎に分けられたセルバッファ内のセルを優先順位の高いものから効率的に読み出すことができる。セル読み出し処理時、読み出すべきクラスを簡単に認識することができ、また、セルの読み出しアドレスを格納した管理テーブルへのアクセスは、出力するクラスに対応する領域のみで済むので、クラス分けの数が増えても処理時間に影響を与えることがない。

【0130】また、上記第1および第2の実施の形態によれば、ラウンドロビンテーブル上に割り当てるそれぞれの優先順位制御レジスタの割合を変えることにより、帯域分割が実現でき、一つのクラスばかりが出力されることを避けられる。

【0131】また、上記第2の実施の形態によれば、一時的にあるクラスのセルバッファにセルが無くなった場合、その瞬間優先順位の低い他クラスのセルが出力されるが、各クラスの出力セル数は常に監視されており設定帯域を超えないように制御されるので、各クラスの出力帯域が設定値を超えることは無い。つまり出力ポート毎に各クラスの出力帯域を設定でき、かつ、最小出力帯域が保証可能である。

【0132】また、ある出力ポートで、全クラス又は一部のクラスの優先制御方式を完全優先としたい場合、完全優先とするクラスに対応する完全優先指示レジスタに優先順位を設定することにより、完全優先が実現できる。

【0133】さらに、設定された出力帯域を満たしていない他のクラスのセルバッファにセルが無い時に(空きスロット発生時)、既に設定された出力帯域を満たしているクラスのセルを出力させたい場合、該当クラスの空きスロットへのセル挿入指示レジスタに、挿入指示するクラスの優先順位をセットすることによって、その優先順位に従ってセルを送出することができる。

【0134】また、出力キューカウンタ/ラウンドロビンテーブル制御部で各クラスの出力帯域が管理されるので、ラウンドロビンテーブルでの帯域分割を厳密に行う必要はなく、ラウンドロビンテーブルの大きさを小さくすることができる。つまり、ラウンドロビンテーブルが

小さくても、各クラスの出力帯域を細かく設定できる。 【0135】また、全出力ポートでラウンドロビンテー ブルを共用化するので、メモリ量を大幅に削減できる。

【0136】また、ラウンドロビンテーブル、優先順位 制御レジスタ、帯域設定レジスタ、完全優先指示レジス タおよび空きスロットへのセル挿入指示レジスタは、書き換え可能であり、マイコンインタフェースを持つことで、システム稼働中でもクラス数やポート設定を変更することができる。

34

#### [0137]

【発明の効果】本発明によれば、効率的に出力セルの優先制御を行うことができ、また、クラス分け(優先順位)の数が増えた場合にも、処理時間が増大しない。

【0138】また、出力ポート毎に各クラスの出力帯域10 を設定でき、かつ、出力帯域保証が可能となる。

【0139】また、各出力ポートで各クラスの設定を出力帯域固定にも完全優先にも自由に変更可能とし、かつ、出力帯域を固定とするクラスと、完全優先制御によりセルを出力するクラスとの混在を許容できる。

【0140】更に、設定出力帯域を満たしたクラスが、 他クラスでセルバッファに保持するセルが無い場合、セ ル出力が可能となる。

【図面の簡単な説明】

【図1】本発明の第2の実施の形態における出力バッフ 20 ァ型のスイッチシステムの構成図。

【図2】本発明の第1および第2の実施の形態で用いるポート管理テーブルを示す説明図。

【図3】本発明の第2の実施の形態で用いる優先順位制 御レジスタ、ラウンドロビンテーブルの詳細を示す説明 図。

【図4】本発明の第2の実施の形態で用いる出力キュー カウンタ/ラウンドロビンテーブル制御部の詳細を示す 説明図。

【図5】本発明の第2の実施の形態で用いる優先順位変 更/セル読み込み制御回路、完全優先指示レジスタ、空 きスロットへのセル挿入指示レジスタの詳細を示す説明 図

【図 6】本発明の第2の実施の形態を示すセルバッファ 読み出しフロー図。

【図7】本発明の第2の実施の形態のセル出力優先制御 部の動作を示す説明図 (1)。

【図8】本発明の第2の実施の形態のセル出力優先制御 部の動作を示す説明図 (2)。

【図9】本発明の第2の実施の形態のセル出力優先制御 40 部の動作を示す説明図(3)。

【図10】本発明の第2の実施の形態のセル出力優先制 御部の動作を示す説明図(4)。

【図11】本発明の第1の実施の形態を示す出力バッファ型のスイッチシステムの構成図。

【図12】本発明の第2の実施の形態で用いるポート管理テーブル。

【図13】本発明の第1の実施の形態を示すセルバッファ読み出しフロー図(1)。

【図15】本発明の第1の実施の形態を示すセルバッフ ァ読み出しフロー図(3)。

【図16】従来技術を示す説明図。


【図17】 本発明の第2の実施の形態で用いる出力キュ 一決定回路の動作を示す説明図。

#### 【符号の説明】

1・100…セル多重部、2・101…セルバッファメ 3・102…セル分離部、 4・103…ルー ティング先/優先先クラス識別回路、 5・104…セ 6…優先順位変更/セル読み込 ル書き込み制御回路、 み制御回路、7…メモリインタフェース、 8…ポート 管理テーブル、9…キュー管理テーブル、10…完全優 先指示レジスタ、11…空きスロットへのセル挿入指示 レジスタ、12…出力キューカウンタ/ラウンドロビン テーブル制御部、13・92…優先順位制御レジスタ、 14・93…優先順位制御レジスタ選択部、15・91 …ラウンドロビンテーブル、16…ラウンドロビンテー ブル選択部、17…ラウンドロビンテーブル指示部、1 8・94…優先順位制御レジスタ指示部、20…帯域設 定レジスタ、21…帯域超過判別回路、22…帯域設定 レジスタ指示部、23…出力セル数カウンタ、30…出 カキュー決定回路、31…優先順位編集レジスタ、32

【図2】


本発明の実施の形態で用いるポート管理テーブルを示す図(図2)




…出力キューフラグ、33…セル読み込み制御回路、3 4…完全優先指示レジスタ指示部、35…空きスロット へのセル挿入指示レジスタ指示部、41…各クラスのキ ュー状態認識処理、42…各クラスの優先順位判定処 理、43…完全優先指示、空きスロット挿入指示認識処 理、44…出力クラス決定処理、45…クラスAのセル バッファ読み出し処理、46…クラスAのセルの出力キ ューの有無判定処理、47…クラスAのセルの出力キュ ーフラグが"1"の時の遷移ルート、48…セルバッフ ァ読み出しアドレス更新処理、49…キューの値の減算 (-1) 処理、50…キューの値の"0"との比較処 理、51…キューフラグ"0" 書き込み処理、52…キ ューフラグ"1"書き込み処理、53…ポート2のセル 読み出し処理への遷移ルート、5 4…クラスAのセルの キューフラグが"0"の時の遷移ルート、5.5…クラス Bのセルバッファ読み出し処理、56…クラスCのセル バッファ読み出し処理、57…クラスDのセルバッファ 読み出し処理、90…セル読み込み制御回路、95…ク ラスAのセルのキューの有無判定処理、105…セル読 み込み制御回路(完全優先制御)、106…管理テーブ ル

【図3】

本発明の実施例で用いる優先題位制御レジスタ、ラウンドロピンテープ (図3) ルの詳細 を示す図




【図1】




【図4】

本発明の実施例で用いる出力キューカウンタ/ラウンドロビンテーブル 制御部の詳細を示す(図4)




【図5】

指示部 本発明の実施例で用いる優先順位変更/セル読み込み制御回路、完全優先指示レジスタ、空きスロット挿入 指示レジスタの詳細を示す図 (図5)



【図6】

### 本発明の実施例を示すセルバッファ読み出しフロー図(図6)



【図7】

## 本発明の実施例のセル出力優先制御部の動作を示す図(1) (図7)

・ポート出力帯域 100M bit/s、クラス A~D 全て固定帯域(A:25M,B:25M,C:25M,D:25M)

A1			A2			[	A3	٠		j	A1
B1	•		В2			[	В3		·	<del></del> {	B1
						<u>_</u>			-	· [	C1
						l i					D1
D1 ;		<del></del> -	DZ I				03	· · -,			ווט
1 0	0	0	1	0	0	0	1	0	0	0	1
1 1	0	0	1	1	٥	0	1	1	0	Q	1
1 1	1	0	1	1	1	0	1	1	1	0	1
1 1	1	1	1	1	1	1	1	1	1	1	1
		· 	<del></del>								
(a) (a	(a)	(a)	(a)	(a)	(a)	(a)	(a)	(b)	(f)	(1)	(a)
		1	<del>-</del>	ı —				Ι	T		
		· ·									
	1	<u> </u>	<u> </u>			<del></del>					<u>A</u>
		†	1								В
	<del></del>	<del> </del>	<del>                                     </del>		<del>                                     </del>				<del></del>		C
DA	В	<u> </u>	<u>.</u>	<u> </u>	i B	<u> </u>	<u> </u>	U	<u>U</u>	ט	D
A1 B	C1	D1	Α2	B2	C2	D2	Α3	R3	C3	D3	A1
		1.7.	1 : =	1.33			, , , ,	, 55		, 50	
1 1	1	1	2	2	2	2	3	3	3	3	1
0 1	1	1	1	2	2	2	2	3	3	3	0
0 0	1_1_	1	1	1_1_	2	2	2	2	3	3	0
0 0	0	1	1	1_	1	2	2	2	2	3	0
:	†	T			Ī		Ť	T	1	Ť	1
T0 T	T2	Т3	T4	T5	T6	17	Т8	Т9	T10	T11	T12
•			1	<b>先制</b>	御周	明					
<u> </u>								-		<del>&gt;</del>	:
	B1   C1   D1	B1   C1   C1   C1   C1   C1   C1   C1	B1   C1   D1   C1   C2   C3   C4   C4   C4   C4   C4   C4   C4	B1   B2   C2   C2   D1   D2   D2   D2   D2   D2   D2   D	B1   B2   C1   C2   D1   D2    1   0   0   0   1   0   1   1   0   0   1   1   1   1   1   0   1   1   1   1   1   1   1   1   (a)   (a)   (a)   (a)   (a)   (d)   (2)   (3)   (4)   (1)   (2)   A   B   C   D   A   B   C   C   D   A   B   C   D   A   B   C   D   A   B   C   D   D   A   B   C   D   A    A1   B1   C1   D1   A2   B2    1   1   1   1   1   2   2   0   0   1   1   1   1   1   0   0   0   1   1   1    1   1   T   T   T   T   TO   T1   T2   T3   T4   T5	B1	B1	B1	B1	B1       B2       B3         C1       C2       C3         D1       D2       D3         1       0       0       0       1       0       0         1       1       0       0       1       0       0       0       1       0       0         1       1       0       0       1       1       0       1       1       0       0       1       1       0       0       1       1       0       0       1       1       0       0       1       1       0       0       1       1       0       0       1       1       0       0       1       1       0       0       1       1       0       0       1       1       0       0       1       1       0       0       1	B1

【図8】

## 本発明の実施例のセル出力優先制御部の動作を示す図(2) (図8)

・ポート出力帯域 100M biVs、クラス A~D 全て固定帯域(A:25M,B:25M,C:25M,D:25M)

・クラス A.B が設定帯域オーバー 到着せい。ターン クラスA A5 Α6 Α1 A1 A3 A4 クラスB 81 B3 **B4** B1 82 クラスC C2 C3 C1 C1 クラスロ D2 D3 D1 D1 キューの値 クラスA 0 1 1 クラスB 0 0 1 0 1 1 2 クラスC 2 2 1 1 0 0 1 クラスロ 0 0 0 0 0 1 0 0 ラウント ロピ ンテーブ ル (a) (a) (a) (b) (b) **(f)** 優先制御い、スタ No. (2) (3) (4) (1) (7)(5) (18) (17) (18) (30) (30) (1) (1) D C С D D С С D С С В В C D Α В В С С C C С D В C D D D 低 С С D В D D D C1 D3 C3 81 A2 **B2** АЗ D1 В3 出力 A1 出力セル数 クラスA 2 3 3 3 1 2 3 3 3 0 クラスB 2 2 2 3 1 1 3 クラスC 0 0 0 0 0 0 0 1 0 0 クラスロ Ť Ī Ť Ť T9 T10 T11 T12 T0 T1 Т3 **T5** T6 T7 **T8** T2 優先制御周期

【図9】

## - 本発明の実施例のセル出力優先制御部の動作を示す図(3) (図9)

・ポート出力帯域 100M biVs、クラス A~D 全て固定帯域(A:25M,B:25M,C:25M,D:25M)

・クラス A→B の順で完全優先指示 到着セルパターン クラスA A3 A1 A2 A1 クラス日 В1 **B2 B**3 B1 クラスC C1 CZ C3 C1 クラスD **D**1 D2 D3 D1 キューの値 ケラスA 0 1 0 0 0 1 0 0 0 1 クラスB 0 1 1 1 0 0 0 0 0 1 0 0 1 クラスC 0 1 0 0 0 1 1 0 0 1 クラスD 2 2 1 ラウント ロヒ・ンテーフ・ル (a) (a) (a) (a) (a) (a) (a) (a) (b) (b) (a) 完全 優先制御シジスタ (2) (4) (1) (3) (4) (7) (5) (17) (29) (1) No. (1) (3) (2) С D D D 禹 C D В В C С D В C D ם ז В D Α ₿ C 8 C В С D D С D Α D Α D 低 D В C В D D D 出力 D1 A2 C2 A3 D2 ВЗ C3 D3 出力セル数 クラスA 0 2 2 3 3 クラスB 0 1 2 2 2 2 2 2 3 ٥ クラスC 2 2 2 3 0 2 クラスロ 0 0 0 0 1 2 3 0 Ť Ī Î 1 T0 T2 **T3** T5 T6 T7 T8 T9 T10 T11 T12 T1 **T4** 優先制御周期


【図10】

## 本発明の実施例のセル出力優先制御部の動作を示す図(4) (図10)

- ・ポート出力蒂域 100M bit/s、クラス A~D 全て固定帯域(A:25M,B:25M,C:25M,D:25M)
- ・クラスロに空きスロット挿入指示有り

到着セルパターン	クラスA	A1	) T T T T T			ſ	A2					ſ	A3	
	クラスB	!					B1						<u>-</u>	81
	クラスC	C1					<u>!</u>	C2			СЗ		<u> </u>	C1
		D1		ſ	D2		ļ	<u></u>	D3		[	D4		- 1
		01			UZ Į				US			D4		
キューの値	クラスA	1	0	0	0	0	1	1	1	1	Ö	0	1	0
	クラスB	0	0	0	0	0	1	0	0	0	0	0	0	1
	クラスC	1	1	0	0	0	۵	1	a	0	1	0	0	1
	クラスロ	1	1	1	1	0	0	0	1	0	0	1	0	0
					,			,						
ラウント ロピ ンテーフ	T A	(a)	(a)	(a)	(a)	(a)	(a)	(a)	(a)	(e)	(e)	(k)	(k)	(a)
		<u> </u>						г	1	ı	1	F		
優先制御いる		(1)	(2)	(3)	(4)	(1)	(2)	(3)	(4)	(16)	(14)	(27)		(1)
	高	A_	В	С	D	Α	8	С	D	С	Α	Α	В	Α
•		В	С	٥	A	8	С	D	A	A .	В	В	<u>A</u>	В
,	<b>◆</b> 低	C D	D A	В	В	C D	D	В	В	8	C	B B	A	C D
	15	<u> </u>	<u> </u>	В	ب	1_0_	_A_	B	<u> </u>	В	<u> </u>	8	<u> </u>	ردا
出力		A1	C1	D1	D2	空	B1	C2	D3	A2	СЗ	D4	A3	B1
—···							<u> </u>	1.4=		, -		<u></u>		
出力セル数	クラスA	1	1	1 -	1	1	1	1	1	2	2	2	3	0
	クラス日	0	0	0	0	0	1	1	1	1	1	1	1	1
	クラスC	0	1	1	1	1	1	2	2	2	3	3	3	0
	クラスロ	0	0_	1	2	2	2	2	3	3	3	4	4	0
														:
		1	Î	1	1	1	1	1	· †	1	1	Ť	Ī	1
		TO	T1	T2	Т3	T4	T5	T6	<b>T7</b>	18	T9	T10	T11	T12
						9	<b>先制</b>	御周	期					:
		<u>×</u>					_						<del>&gt;</del>	

[図11]



. \_\_\_

【図12】

## 本発明の実施例で用いるポート管理テーブル(ポート1)の論理例を示す図(図12)

1	·	<del></del>	<del></del>	· · · · · · · · · · · · · · · · · · ·
出力ポート1(a) (例1)	1	0	0	1
出力ポート1(b) (例2)	0	0	0	1
出力ポート1(c) (例3)	0	1	0	0


1:キュー権

0:キュー無

【図13】

第一の実施の形態におけるセルバッファ読み出しフロー図(1)(図13)


・優先順位制御レジスタの優先順位がクラス A → B → C → D の順



【図14】

第一の実施の形態におけるセルバッファ読み出しフロー図(2)(図14)


・優先順位制御レジスタの優先順位がクラスBーCーDーAの順




【図15】

## 第一の実施の形態におけるセルバッフア読み出しフロー図(3)(図15)

・優先順位制御レジスタの優先順位がクラスC→D→A→Bの順



【図16】



【図17】

\*本発明の実施例で用いる出力キュー決定回路の動作を示す図(図17)

